Optimale Lösung zur Steuerung von Datenkanälen

Eine DRAM-Steuerung (103) umfasst zwei Substeuerungen (406, 404), wovon jede in der Lage ist, eine entsprechende n-Bit-Schnittstelle (beispielsweise eine 64-Bit-Schnittstelle) zu handhaben. Jede Substeuerung ist ferner ausgebildet, dass sie (2n)-Bitfähig ist (beispielsweise 128-Bit) im Hinblick auf die Steuerlogik, um einen logischen 128-Bit-Datenpfad zu steuern. In einem vereinten Modus arbeitet jede Substeuerung so, als ob sie Daten in 128-Bit-Blöcken verarbeitet (d. h. den gesamten 128-Bit-Datenpfad verarbeitet), während tatsächlich die volle Bandbreite erreicht wird, indem eine der Substeuerungen veranlasst wird, auf Befehlen und auf einem ersten n-Bit-Bereich jedes (2n)-Bit Datenblock zu operieren, und indem die andere Substeuerung veranlasst wird, auf einer ,,Kopie" der Befehle und einem entsprechenden verbleibenden n-Bit-Bereich jedes (2n)-Bit Datenblock zu operieren. Sobald die BIOS die beiden DRAM-Steuerungen konfiguriert und initialisiert hat, so dass diese im vereinten Modus arbeiten, brauchen das BIOS und jegliche Softwareanwendungen nicht mehr wissen, dass zwei Speichersteuerungen zum Zugreifen auf einen einzelnen (2n)-Bit breiten Kanal verwendet werden. A dynamic random access memory (DRAM) controller may comprise two sub-controllers, each capable of handling a respective N-bit interface (e.g. 64-bit interface). Each sub-controller may also be configurable to be (2*N)-bit (e.g. 128-bit) capable with respect to control logic, for controlling a logical 128-bit data path. In ganged mode, each sub-controller may logically operate as if it were handling data in 128-bit chunks, (i.e. handling the entire 128-bit data path), while actual full bandwidth may be achieved by having one of the sub-controllers operate on commands and a first N-bit portion of each (2*N)-bit chunk of data, and having the other sub-controller operate on a "copy" of the commands with a corresponding remaining N-bit portion of each (2*N)-bit chunk of data. Once the basic input/output system (BIOS) has configured and initialized the two DRAM controllers to operate in ganged mode, the BIOS and all software may no longer need to be aware that two memory controllers are used to access a single (2*N)-bit wide channel.