Verfahren zum Bilden eines Feldeffekttransistors mit Inter-Poly-Dielektrikum und Feldeffekttransistor mit abgeschirmtem Gate

Verfahren zum Bilden eines Feldeffekttransistors mit Inter-Poly-Dielektrikum, umfassend:Bilden eines Grabens (202) in einem Siliziumbereich (204) von einem ersten Leitfähigkeitstyp,Bilden einer Abschirmelektrode (208) in einem unteren Abschnitt des Grabens;Bilden eines Inter-Poly-Dielektrikums (214), das eine Schicht (210) aus thermischem Oxid und eine Schicht aus konformem Dielektrikum (212) entlang einer oberen Oberfläche der Abschirmelektrode (208) umfasst;Bilden einer Gate-Elektrode (218) in dem Graben (202) über dem Inter-Poly- Dielektrikum (214),wobei eine Dicke des Inter-Poly-Dielektrikums (214) größer ist als eine Dicke einer dielektrischen Schicht (216) entlang einer Seitenwand des Grabens (202) um die Abschirmelektrode (208) und/oder die Gate-Elektrode (218). A method of forming shielded gate trench FET includes the following steps. A trench is formed in a silicon region of a first conductivity type. A shield electrode is formed in a bottom portion of the trench. An inter-poly dielectric (IPD) including a layer of thermal oxide and a layer of conformal dielectric is formed along an upper surface of the shield electrode. A gate dielectric lining at least upper trench sidewalls is formed. A gate electrode is formed in the trench such that the gate electrode is insulated from the shield electrode by the IPD.