Process for forming a matrix arrangement of exposure fields on an idealized semiconductor wafer in integrated circuit production compares peripheral parameters with a quality reference

A process for forming a matrix of exposure fields (5) on an idealized semiconductor wafer (1) in integrated circuit production comprises giving external (20,21) and field sizes, fixing a reference coordinate, choosing a field only partly in the wafer and comparing a quality parameter for this with a reference in order to retain or discard this field. Für eine Anzahl von schrittweise variierten Referenzkoordinaten werden auf einem idealisierten Halbleiterwafer (1) Belichtungsfelder (5) jeweils matrixförmig angeordnet bzw. simuliert. Parameter, welche die Qualität des aktuellen Lithographieschrittes oder nachfolgender Prozesse oder die Sicherheit dieser Prozesse repräsentieren, werden vorgegeben. Die Werte für die Parameter werden für alle nur teilweise innerhalb vorgegebener Außenabmessungen (20, 21) des idealisierten Halbleiterwafers gelegenen Belichtungsfelder berechnet. Die für jedes dieser Belichtungsfelder (5) berechneten Werte werden mit vorgegebenen Referenz- oder Grenzwerten verglichen, um in Abhängigkeit von dem Ergebnis des Vergleichs zu entscheiden, ob das betreffende Belichtungsfeld (5) in die Matrixanordnung aufgenommen oder aus dieser verworfen wird. Eine Optimierung wird durchgeführt, indem von der Anzahl simulierter Matrixanordnungen genau diejenige ausgewählt wird, welche beispielsweise die größte Anzahl von Schaltungen innerhalb der Außenabmessungen im Vergleich zu den anderen Matrixanordnungen aufweist.