Circuit for logic devices comprises part circuits having capacitors, resistances and clock signal inputs with individual delay adjustment

A circuit for logic devices comprises serially switched part circuits, each having a capacitor and clock signal input (303), a common connection (304) and an ohmic resistance (310-312) between the input and connection. Each resistance is adjusted to give an adjustable delay for the signal reaching the connection depending on this and the capacitance. Die Erfindung betrifft eine Schaltkreis-Anordnung. Die erfindungsgemäße Schaltkreis-Anordnung hat eine Mehrzahl von seriell geschalteten Teil-Schaltkreisen, von denen jeder eine Kapazität an einem Taktsignal-Eingang aufweist. Ferner hat die Schaltkreis-Anordnung einen gemeinsamen Anschluss, an den ein für alle Teil-Schaltkreise gemeinsames Taktsignal anlegbar ist. Ferner ist jeweils ein ohmscher Widerstand zwischen zumindest einem Teil der Taktsignal-Eingänge und dem gemeinsamen Anschluss vorgesehen, wobei der Wert eines jeweiligen ohmschen Widerstands derart eingestellt wird, dass ein an dem gemeinsamen Anschluss bereitgestelltes Taktsignal an dem jeweiligen Taktsignal-Eingang mit einer eingestellten Verzögerung bereitgestellt wird, abhängig von dem jeweiligen ohmschen Widerstand und der jeweiligen Kapazität.