Halbleiterschaltungsanordnung

Halbleiterschaltungsanordnung, umfassend eine Mehrzahl Transistoreinrichtungen (10), welche jeweils gleichartig ausgebildet und vom Grabenstrukturtyp sind, wobei jede Transistoreinrichtung aufweist: - eine in einem Halbleiterbereich (20) sich erstreckende Grabenstruktur (30), - einen im Inneren der Grabenstruktur (30) durch einen Isolationsbereich (GOX) elektrisch isoliert angeordneten Gateelektrodenbereich (G) und - einen ersten, oberen und einen zweiten, unteren Source/Drainbereich (SD1, SD2) sowie einen zwischen diesen Source/Drainbereichen angeordneten Bodybereich (B) - wobei der zweite Source/Drainbereich (SD2) im Inneren des Halbleiterbereichs (20) ausgebildet ist, und - wobei ein Bodyerweiterungsbereich (BE) als Erweiterung des Bodybereichs (B) angeordnet ist, wobei: - für paarweise sich gegenüberstehende und durch einen Isolationsbereich (T) getrennte Transistoreinrichtungen (10) jeweils ein gemeinsamer Bodyerweiterungsbereich (BE), mindestens ein gemeinsames niederohmiges Kontaktelement (K) und ein gemeinsames zweites Source/Draingebiet (SD2) angeordnet sind, und - das gemeinsame niederohmige Kontaktelement (K) im Bereich des Bodyerweiterungsbereichs (BE) ausgebildet und damit ein Kurzschluss zwischen dem Bodybereich (B) und dem zweiten Source-/Drainbereich (SD2) gegeben ist. The device has a trench structure (30) in a semiconducting region, a gate electrode region in the trench structure and upper and lower source/drain regions (SD1,SD2) with a body or bulk region (B) between them. The lower source/drain region (SD2) is inside the semiconducting region. A low impedance contact element(s) (K) is provided in or immediately adjacent to the trench structure to short-circuit the body or bulk and lower source/drain regions. AN Independent claim is also included for a semiconducting circuit arrangement with at least one inventive transistor device.