Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung

Die Erfindung bezieht sich auf einen Flash-Speicher mit geteilter Gate-Elektrode, der auf einem Halbleitersubstrat eine erste Gate-Isolationsschicht und darauf eine floatende Gate-Elektrode, einen letztere sowie eine Seitenwand umgebenden ersten Abstandshalter, einen ersten Übergangsbereich zwischen benachbarten floatenden Gate-Elektrodenteilen, eine erste leitfähige Leitung über diesem Bereich, eine zweite Gate-Isolationsschicht auf einem Teil des Halbleitersubstrats und der Seitenwand des ersten Abstandshalters, eine auf dieser Schicht gebildete Wortleitung, einen an deren Seitenwand gebildeten zweiten Abstandshalter, einen zweiten Übergangsbereich (224) benachbart zum zweiten Abstandshalter, einen Zwischenschichtisolator (227) mit Kontaktloch (228) und eine zweite leitfähige Leitung (229) zur Kontaktierung des zweiten Übergangsbereichs über das Kontaktloch aufweist, sowie auf ein Verfahren zu seiner Herstellung. DOLLAR A Erfindungsgemäß wird die Wortleitung mit einer senkrechten Seitenwand, an welcher der zweite Abstandshalter gebildet ist, und mit gleichmäßiger Breite und/oder mit einem Endbereich des ersten Abstandshalters überlappend gebildet. DOLLAR A Verwendung in der Flash-Halbleiterspeichertechnologie. A split-gate flash memory includes a first gate insulating layer formed on a semiconductor substrate; a floating gate formed on the first gate insulating layer; a first spacer surrounding the floating gate and a side wall; a first junction region formed on a predetermined portion of the semiconductor substrate between two adjacent floating gates and having an opposite conductivity to that of the semiconductor substrate; a first conductive line formed on the first junction region between two adjacent first spacers; a second gate insulating layer formed on both a predetermined portion of the semiconductor substrate and the side wall of the first spacer; a word line formed on the second gate insulating layer, and having a vertical side wall and a uniform width; a second spacer formed on the vertical side wall of the word line; a second junction region formed on a portion of the semiconductor substrate adjacent the second spacer and having the same conductivity as the first junction region; an interlayer insulator formed over the whole surface of the semiconductor and having a contact hole, the contact hole formed on a portion of the second junction region; and a second conductive line formed on the interlayer insulator and contacting the second juncti