PIXEL MIT DOPPEL-PD-LAYOUT

Verschiedene Ausführungsformen der vorliegenden Offenbarungare sind auf einen Bildsensor gerichtet, der zur besseren Verkleinerung ein Pixel mit einem Doppel-PD-Layout aufweist. Das Pixel erstreckt sich über einen ersten IC-Die und einen zweiten IC-Die, der mit dem ersten IC-Die gestapelt ist. Das Pixel weist eine Mehrzahl von Fotodetektoren in dem ersten IC-Die auf, und es weist weiterhin eine Mehrzahl von Pixeltransistoren auf, die auf den ersten IC-Die und den zweiten IC-Die aufgeteilt ist. Die Mehrzahl von Fotodetektoren ist in einem oder mehreren Paaren gruppiert, wobei jedes von ihnen ein Doppel-PD-Layout aufweist. Eine tiefe Grabenisolationsstruktur umschließt die Mehrzahl von Fotodetektoren vollständig und individuell, und sie erstreckt sich weiterhin vollständig durch ein Substrat, in dem die Mehrzahl von Fotodetektoren angeordnet ist. Folglich trennt die tiefe Grabenisolationsstruktur die Mehrzahl von Fotodetektoren vollständig voneinander. Various embodiments of the present disclosure are directed towards an image sensor comprising a pixel with a dual-PD layout for enhanced scaling down. The pixel spans a first integrated circuit (IC) die and a second IC die stacked with the first IC die. The pixel comprises a plurality of photodetectors in the first IC die, and further comprises a plurality of pixel transistors split amongst the first IC die and the second IC die. The plurality of photodetectors are grouped into one or more pairs, each having the dual-PD layout. A DTI structure completely and individually surrounds the plurality of photodetectors, and further extends completely through a substrate within which the plurality of photodetectors are arranged. As such, the DTI structure completely separates the plurality of photodetectors from each other.