FEHLERRATENVERWALTUNG IN UNEINHEITLICHEN SPEICHERARRAYS

Eine Vielzahl von Steuerschaltungen ist konfiguriert, um einzeln mit Arrays verbunden werden zu können, die jeweils eine Vielzahl von nichtflüchtigen Speicherzellen einschließen. Jede nichtflüchtige Speicherzelle schließt ein programmierbares Widerstandselement ein. Jede Steuerschaltung ist mit einem individuellen Adressoffset konfiguriert. Die Vielzahl von Steuerschaltungen sind konfiguriert, um: eine Leseadresse von einem Speichercontroller parallel zu empfangen, die jeweiligen individuellen Adressoffsets auf die Leseadresse anzuwenden, um jeweilige Offsetadressen zu erzeugen, Datenabschnitte von den jeweiligen Offsetadressen zu lesen und die von den Offsetadressen gelesenen Daten an den Speichercontroller zu senden, um eine Fehlerkorrekturcode (ECC)-Decodierung der Datenabschnitte durchzuführen. A plurality of control circuits are configured to individually connect to arrays that each include a plurality of non-volatile memory cells. Each non-volatile memory cell includes a programmable resistive element. Each control circuit is configured with an individual address offset. The plurality of control circuits are configured to: receive a read address from a memory controller in parallel, apply the respective individual address offsets to the read address to generate respective offset addresses, read portions of data from the respective offset addresses and send the data read from the offset addresses to the memory controller to perform Error Correction Code (ECC) decoding of the portions of data.