DURCH-SILICIUM-VIA-DIE

Durch-Silicium-Via-Dies werden beschrieben. In einem Beispiel beinhaltet ein Halbleiter-Die ein Substrat mit einer Vorrichtungsseite und einer Rückseite. Eine aktive Vorrichtungsschicht befindet sich in oder auf der Vorrichtungsseite des Substrats. Eine dielektrische Struktur befindet sich über der...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Chugh, Sunny, Ingerly, Doug, Kabir, Mohammad Enamul, Kasim, Rahim, Taylor, John Kevin, Pelto, Christopher M, Dhayal, Babita, Zawadzki, Keith, Zhang, Zizheng
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Chugh, Sunny
Ingerly, Doug
Kabir, Mohammad Enamul
Kasim, Rahim
Taylor, John Kevin
Pelto, Christopher M
Dhayal, Babita
Zawadzki, Keith
Zhang, Zizheng
description Durch-Silicium-Via-Dies werden beschrieben. In einem Beispiel beinhaltet ein Halbleiter-Die ein Substrat mit einer Vorrichtungsseite und einer Rückseite. Eine aktive Vorrichtungsschicht befindet sich in oder auf der Vorrichtungsseite des Substrats. Eine dielektrische Struktur befindet sich über der aktiven Vorrichtungsschicht. Ein erster Die-Rand-Metallschutzring befindet sich in der dielektrischen Struktur und um einen Außenumfang des Substrats herum. Eine Vielzahl von Metallisierungsschichten befindet sich in der dielektrischen Struktur und innerhalb des ersten Die-Rand-Metallschutzrings. Eine Vielzahl von Silicium-Vias befindet sich in dem Substrat und erstreckt sich in die dielektrische Struktur hinein und ist mit der Vielzahl von Metallisierungsschichten verbunden. Eine Vielzahl von Rückseiten-Metallisierungsstrukturen befindet sich unterhalb der Rückseite des Substrats. Die Vielzahl von Silicium-Vias ist mit der Vielzahl von Rückseiten-Metallisierungsstrukturen verbunden. Ein zweiter Die-Rand-Metallschutzring befindet sich lateral um die Vielzahl von Rückseiten-Metallisierungsstrukturen herum. Through-silicon via dies are described. In an example, a semiconductor die includes a substrate having a device side and a backside. An active device layer is in or on the device side of the substrate. A dielectric structure is over the active device layer. A first die-edge metal guard ring is in the dielectric structure and around an outer perimeter of the substrate. A plurality of metallization layers is in the dielectric structure and within the first die-edge metal guard ring. A plurality of through silicon vias is in the substrate and extend into the dielectric structure and are connected to the plurality of metallization layers. A plurality of backside metallization structures is beneath the backside of the substrate. The plurality of through silicon vias are connected to the plurality of backside metallization structures. A second die-edge metal guard ring is laterally around the plurality of backside metallization structures.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102023210627A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102023210627A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102023210627A13</originalsourceid><addsrcrecordid>eNrjZBBzCQ1y9tAN9vTxdPYM9dUN83TUdfF05WFgTUvMKU7lhdLcDKpuriFAhakF-fGpxQWJyal5qSXxLq6GBkYGRsZGhgZmRuaOhsbEqgMAmvogeQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>DURCH-SILICIUM-VIA-DIE</title><source>esp@cenet</source><creator>Chugh, Sunny ; Ingerly, Doug ; Kabir, Mohammad Enamul ; Kasim, Rahim ; Taylor, John Kevin ; Pelto, Christopher M ; Dhayal, Babita ; Zawadzki, Keith ; Zhang, Zizheng</creator><creatorcontrib>Chugh, Sunny ; Ingerly, Doug ; Kabir, Mohammad Enamul ; Kasim, Rahim ; Taylor, John Kevin ; Pelto, Christopher M ; Dhayal, Babita ; Zawadzki, Keith ; Zhang, Zizheng</creatorcontrib><description>Durch-Silicium-Via-Dies werden beschrieben. In einem Beispiel beinhaltet ein Halbleiter-Die ein Substrat mit einer Vorrichtungsseite und einer Rückseite. Eine aktive Vorrichtungsschicht befindet sich in oder auf der Vorrichtungsseite des Substrats. Eine dielektrische Struktur befindet sich über der aktiven Vorrichtungsschicht. Ein erster Die-Rand-Metallschutzring befindet sich in der dielektrischen Struktur und um einen Außenumfang des Substrats herum. Eine Vielzahl von Metallisierungsschichten befindet sich in der dielektrischen Struktur und innerhalb des ersten Die-Rand-Metallschutzrings. Eine Vielzahl von Silicium-Vias befindet sich in dem Substrat und erstreckt sich in die dielektrische Struktur hinein und ist mit der Vielzahl von Metallisierungsschichten verbunden. Eine Vielzahl von Rückseiten-Metallisierungsstrukturen befindet sich unterhalb der Rückseite des Substrats. Die Vielzahl von Silicium-Vias ist mit der Vielzahl von Rückseiten-Metallisierungsstrukturen verbunden. Ein zweiter Die-Rand-Metallschutzring befindet sich lateral um die Vielzahl von Rückseiten-Metallisierungsstrukturen herum. Through-silicon via dies are described. In an example, a semiconductor die includes a substrate having a device side and a backside. An active device layer is in or on the device side of the substrate. A dielectric structure is over the active device layer. A first die-edge metal guard ring is in the dielectric structure and around an outer perimeter of the substrate. A plurality of metallization layers is in the dielectric structure and within the first die-edge metal guard ring. A plurality of through silicon vias is in the substrate and extend into the dielectric structure and are connected to the plurality of metallization layers. A plurality of backside metallization structures is beneath the backside of the substrate. The plurality of through silicon vias are connected to the plurality of backside metallization structures. A second die-edge metal guard ring is laterally around the plurality of backside metallization structures.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20241031&amp;DB=EPODOC&amp;CC=DE&amp;NR=102023210627A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20241031&amp;DB=EPODOC&amp;CC=DE&amp;NR=102023210627A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Chugh, Sunny</creatorcontrib><creatorcontrib>Ingerly, Doug</creatorcontrib><creatorcontrib>Kabir, Mohammad Enamul</creatorcontrib><creatorcontrib>Kasim, Rahim</creatorcontrib><creatorcontrib>Taylor, John Kevin</creatorcontrib><creatorcontrib>Pelto, Christopher M</creatorcontrib><creatorcontrib>Dhayal, Babita</creatorcontrib><creatorcontrib>Zawadzki, Keith</creatorcontrib><creatorcontrib>Zhang, Zizheng</creatorcontrib><title>DURCH-SILICIUM-VIA-DIE</title><description>Durch-Silicium-Via-Dies werden beschrieben. In einem Beispiel beinhaltet ein Halbleiter-Die ein Substrat mit einer Vorrichtungsseite und einer Rückseite. Eine aktive Vorrichtungsschicht befindet sich in oder auf der Vorrichtungsseite des Substrats. Eine dielektrische Struktur befindet sich über der aktiven Vorrichtungsschicht. Ein erster Die-Rand-Metallschutzring befindet sich in der dielektrischen Struktur und um einen Außenumfang des Substrats herum. Eine Vielzahl von Metallisierungsschichten befindet sich in der dielektrischen Struktur und innerhalb des ersten Die-Rand-Metallschutzrings. Eine Vielzahl von Silicium-Vias befindet sich in dem Substrat und erstreckt sich in die dielektrische Struktur hinein und ist mit der Vielzahl von Metallisierungsschichten verbunden. Eine Vielzahl von Rückseiten-Metallisierungsstrukturen befindet sich unterhalb der Rückseite des Substrats. Die Vielzahl von Silicium-Vias ist mit der Vielzahl von Rückseiten-Metallisierungsstrukturen verbunden. Ein zweiter Die-Rand-Metallschutzring befindet sich lateral um die Vielzahl von Rückseiten-Metallisierungsstrukturen herum. Through-silicon via dies are described. In an example, a semiconductor die includes a substrate having a device side and a backside. An active device layer is in or on the device side of the substrate. A dielectric structure is over the active device layer. A first die-edge metal guard ring is in the dielectric structure and around an outer perimeter of the substrate. A plurality of metallization layers is in the dielectric structure and within the first die-edge metal guard ring. A plurality of through silicon vias is in the substrate and extend into the dielectric structure and are connected to the plurality of metallization layers. A plurality of backside metallization structures is beneath the backside of the substrate. The plurality of through silicon vias are connected to the plurality of backside metallization structures. A second die-edge metal guard ring is laterally around the plurality of backside metallization structures.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBBzCQ1y9tAN9vTxdPYM9dUN83TUdfF05WFgTUvMKU7lhdLcDKpuriFAhakF-fGpxQWJyal5qSXxLq6GBkYGRsZGhgZmRuaOhsbEqgMAmvogeQ</recordid><startdate>20241031</startdate><enddate>20241031</enddate><creator>Chugh, Sunny</creator><creator>Ingerly, Doug</creator><creator>Kabir, Mohammad Enamul</creator><creator>Kasim, Rahim</creator><creator>Taylor, John Kevin</creator><creator>Pelto, Christopher M</creator><creator>Dhayal, Babita</creator><creator>Zawadzki, Keith</creator><creator>Zhang, Zizheng</creator><scope>EVB</scope></search><sort><creationdate>20241031</creationdate><title>DURCH-SILICIUM-VIA-DIE</title><author>Chugh, Sunny ; Ingerly, Doug ; Kabir, Mohammad Enamul ; Kasim, Rahim ; Taylor, John Kevin ; Pelto, Christopher M ; Dhayal, Babita ; Zawadzki, Keith ; Zhang, Zizheng</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102023210627A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Chugh, Sunny</creatorcontrib><creatorcontrib>Ingerly, Doug</creatorcontrib><creatorcontrib>Kabir, Mohammad Enamul</creatorcontrib><creatorcontrib>Kasim, Rahim</creatorcontrib><creatorcontrib>Taylor, John Kevin</creatorcontrib><creatorcontrib>Pelto, Christopher M</creatorcontrib><creatorcontrib>Dhayal, Babita</creatorcontrib><creatorcontrib>Zawadzki, Keith</creatorcontrib><creatorcontrib>Zhang, Zizheng</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Chugh, Sunny</au><au>Ingerly, Doug</au><au>Kabir, Mohammad Enamul</au><au>Kasim, Rahim</au><au>Taylor, John Kevin</au><au>Pelto, Christopher M</au><au>Dhayal, Babita</au><au>Zawadzki, Keith</au><au>Zhang, Zizheng</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>DURCH-SILICIUM-VIA-DIE</title><date>2024-10-31</date><risdate>2024</risdate><abstract>Durch-Silicium-Via-Dies werden beschrieben. In einem Beispiel beinhaltet ein Halbleiter-Die ein Substrat mit einer Vorrichtungsseite und einer Rückseite. Eine aktive Vorrichtungsschicht befindet sich in oder auf der Vorrichtungsseite des Substrats. Eine dielektrische Struktur befindet sich über der aktiven Vorrichtungsschicht. Ein erster Die-Rand-Metallschutzring befindet sich in der dielektrischen Struktur und um einen Außenumfang des Substrats herum. Eine Vielzahl von Metallisierungsschichten befindet sich in der dielektrischen Struktur und innerhalb des ersten Die-Rand-Metallschutzrings. Eine Vielzahl von Silicium-Vias befindet sich in dem Substrat und erstreckt sich in die dielektrische Struktur hinein und ist mit der Vielzahl von Metallisierungsschichten verbunden. Eine Vielzahl von Rückseiten-Metallisierungsstrukturen befindet sich unterhalb der Rückseite des Substrats. Die Vielzahl von Silicium-Vias ist mit der Vielzahl von Rückseiten-Metallisierungsstrukturen verbunden. Ein zweiter Die-Rand-Metallschutzring befindet sich lateral um die Vielzahl von Rückseiten-Metallisierungsstrukturen herum. Through-silicon via dies are described. In an example, a semiconductor die includes a substrate having a device side and a backside. An active device layer is in or on the device side of the substrate. A dielectric structure is over the active device layer. A first die-edge metal guard ring is in the dielectric structure and around an outer perimeter of the substrate. A plurality of metallization layers is in the dielectric structure and within the first die-edge metal guard ring. A plurality of through silicon vias is in the substrate and extend into the dielectric structure and are connected to the plurality of metallization layers. A plurality of backside metallization structures is beneath the backside of the substrate. The plurality of through silicon vias are connected to the plurality of backside metallization structures. A second die-edge metal guard ring is laterally around the plurality of backside metallization structures.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102023210627A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title DURCH-SILICIUM-VIA-DIE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-10T14%3A41%3A32IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Chugh,%20Sunny&rft.date=2024-10-31&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102023210627A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true