VERTIKALE LEISTUNGS-HALBLEITERVORRICHTUNG MIT SOURCE- ODER EMITTER-PAD

Vorgeschlagen wird eine vertikale Leistungs-Halbleitervorrichtung (100). Die vertikale Leistungs-Halbleitervorrichtung (100) enthält einen SiC-Halbleiterkörper (102), der eine erste Oberfläche (1031) und eine der ersten Oberfläche (1031) entgegengesetzte zweite Oberfläche (1032) aufweist. Über der ersten Oberfläche (1031) ist eine erste Verdrahtungsebene (104) angeordnet. Die erste Verdrahtungsebene (104) enthält ein erstes unteres Source- oder Emitter-Pad (1041) und ein zweites unteres Source- oder Emitter-Pad (1042). Über der ersten Verdrahtungsebene (104) ist eine zweite Verdrahtungsebene (106) angeordnet. Die zweite Verdrahtungsebene (106) enthält ein Gate-Pad (1061) und ein Source- oder Emitter-Pad (1062). Das Source- oder Emitter-Pad (1062) der zweiten Verdrahtungsebene (106) ist mit dem ersten unteren Source- oder Emitter-Pad (1041) und mit dem zweiten unteren Source- oder Emitter-Pad (1042) der ersten Verdrahtungsebene (104) elektrisch verbunden. Die erste Verdrahtungsebene (104) enthält ferner eine Gate-Leitung (1043), die lateral zwischen dem ersten unteren Source- oder Emitter-Pad (1041) und dem zweiten unteren Source- oder Emitter-Pad (1042) angeordnet ist. Die Gate-Leitung (1043) ist vertikal zwischen dem Source- oder Emitter-Pad (1062) der zweiten Verdrahtungsebene (106) und der ersten Oberfläche (1031) angeordnet. Die Gate-Leitung (1043) ist durch eine Zwischenschicht-Dielektrikumsstruktur (108) von dem Source- oder Emitter-Pad (1062) der zweiten Verdrahtungsebene (106) elektrisch isoliert. A vertical power semiconductor device is proposed. The vertical power semiconductor device includes a silicon carbide (SiC) semiconductor body having a first surface and a second surface opposite to the first surface. A first wiring level is arranged over the first surface. The first wiring level includes a first lower source or emitter pad and a second lower source or emitter pad. A second wiring level is arranged over the first wiring level. The second wiring level includes a gate pad and a source or emitter pad. The source or emitter pad of the second wiring level is electrically connected to the first lower source or emitter pad and to the second lower source or emitter pad of the first wiring level. The first wiring level further includes a gate line laterally arranged between the first lower source or emitter pad and the second lower source or emitter pad. The gate line is vertically arranged between the source or emitter pad of the second wiring le