THERMISCHE FEHLÜBEREINSTIMMUNGSREDUKTION IN HALBLEITERVORRICHTUNGSMODULEN

In manchen Gesichtspunkten beziehen sich die hierin beschriebenen Techniken auf eine Halbleitervorrichtungsanordnung, einschließlich: ein Direct-Bonded-Metall-Substrat (DBM-Substrat) einschließlich: einer Keramikschicht; einer ersten Metallschicht, die auf einer ersten Oberfläche des DBM-Substrats angeordnet ist, wobei die erste Metallschicht eine gleichmäßige Dicke aufweist; und einer zweiten Metallschicht, die auf einer zweiten Oberfläche des DBM-Substrats gegenüber der ersten Oberfläche angeordnet ist, wobei die zweite Metallschicht einschließt: einen ersten Abschnitt mit einer ersten Dicke; und einen zweiten Abschnitt mit einer zweiten Dicke, wobei die zweite Dicke größer als die erste Dicke ist, wobei der zweite Abschnitt der zweiten Metallschicht eine Metalllegierung mit einem Wärmeausdehnungskoeffizienten (WAK) in einem Bereich von 7 bis 11 Teilen-pro-Million (parts-per-million) pro Grad Celsius (ppm/°C) einschließt; und einen Halbleiter-Die mit einer ersten Oberfläche, die mit dem zweiten Abschnitt der zweiten Metallschicht gekoppelt ist. In some aspects, the techniques described herein relate to a semiconductor device assembly including: a direct-bonded-metal (DBM) substrate including: a ceramic layer; a first metal layer disposed on a first surface of the DBM substrate, the first metal layer having a uniform thickness; and a second metal layer disposed on a second surface of the DBM substrate opposite the first surface, the second metal layer including: a first portion having a first thickness; and a second portion having a second thickness, the second thickness being greater than the first thickness, the second portion of the second metal layer including a metal alloy having a coefficient of thermal expansion (CTE) in a range of 7 to 11 parts-per-million per degrees Celsius (ppm/° C.); and a semiconductor die having a first surface coupled with the second portion of the second metal layer.