SCHNELLERES EINRASTEN VON PHASENREGELSCHLEIFEN UNTER VERWENDUNG SUKZESSIVER APPROXIMATION AN EINE ZIELFREQUENZ

Eine digitale Phasenregelschleife (DPLL) umfasst einen Zeit-zu-Digital-Wandler (TDC), um einen Multi-Bit-Code auf der Basis eines Phasenfehlers zwischen einem Referenztakt und einem Rückkopplungstakt zu erzeugen, einen digitalen Schleifenfilter (DLF), der mit dem TDC gekoppelt ist, eine digital gest...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Harush, Avri
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Eine digitale Phasenregelschleife (DPLL) umfasst einen Zeit-zu-Digital-Wandler (TDC), um einen Multi-Bit-Code auf der Basis eines Phasenfehlers zwischen einem Referenztakt und einem Rückkopplungstakt zu erzeugen, einen digitalen Schleifenfilter (DLF), der mit dem TDC gekoppelt ist, eine digital gesteuerte Oszillatorschaltung (DCO-Schaltung), die mit dem DLF gekoppelt ist und ein Ausgangssignal erzeugt, das in den Rückkopplungstakt umwandelbar ist, und eine Logikkomponente, die mit einem Eingang der DCO-Schaltung gekoppelt ist. Die Logikkomponente dient dazu, um als Reaktion auf das Detektieren eines Einschaltens der DPLL-Schaltung einen Schalter auszulösen, den DLF von der DCO-Schaltung zu entkoppeln, aus dem Referenztakt eine Zielfrequenz zu bestimmen, eine Frequenz des Rückkopplungstakts zu messen und auf der Basis der Frequenz während jeder Iteration iterativ einen Satz digitaler Bits für den Eingang der DCO-Schaltung zu erzeugen, die veranlasst, dass die Frequenz des Rückkopplungstakts sukzessive zur Zielfrequenz konvergiert. A digital phase-locked loop (DPLL) includes a time-to-digital converter (TDC) to generate a multi-bit code based on a phase error between a reference clock and a feedback clock, a digital loop filter (DLF) coupled to the TDC, a digitally-controlled oscillator (DCO) circuit coupled to the DLF and to generate an output signal that is convertible to the feedback clock, and a logic component coupled to an input of the DCO circuit. The logic component is to: trigger, in response to detecting a power on of the DPLL circuit, a switch to decouple the DLF from the DCO circuit; determine, from the reference clock, a target frequency; measure a frequency of the feedback clock; and iteratively generate, based on the frequency during each iteration, a set of digital bits to the input of the DCO circuit that successively causes the frequency to converge towards the target frequency.