STRUKTUR UND VERFAHREN ZUM BILDEN VON SPACERN AN UNFACETTIERTEN ERHÖHTEN SOURCE/DRAIN-REGIONEN

Offenbart sind eine Halbleiterstruktur und ein Verfahren zum Bilden der Struktur. Die Struktur weist eine Halbleiterschicht auf. Eine Gate-Struktur ist an der Halbleiterschicht angeordnet. Die Gate-Struktur weist einen Seitenwand-Spacer auf, der eine erste Sektion an der Halbleiterschicht aufweist u...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Mulfinger, George R, Bhuyian, Md Nasir Uddin, Rosenfeld, Adam S, Pandey, Shesh Mani, Mala, Selina A
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Mulfinger, George R
Bhuyian, Md Nasir Uddin
Rosenfeld, Adam S
Pandey, Shesh Mani
Mala, Selina A
description Offenbart sind eine Halbleiterstruktur und ein Verfahren zum Bilden der Struktur. Die Struktur weist eine Halbleiterschicht auf. Eine Gate-Struktur ist an der Halbleiterschicht angeordnet. Die Gate-Struktur weist einen Seitenwand-Spacer auf, der eine erste Sektion an der Halbleiterschicht aufweist und lateral angrenzend an die Gate-Struktur positioniert ist und der ferner eine zweite Sektion aufweist, die über der ersten Sektion und breiter als diese ist und lateral angrenzend an die Gate-Struktur positioniert ist. Eine Source/Drain Region ist an der Halbleiterschicht und lateral angrenzend an die erste Sektion und die zweite Sektion des Seitenwand-Spacers positioniert. Disclosed are a semiconductor structure and method of forming the structure. The structure has a semiconductor layer. A gate structure is located on the semiconductor layer. The gate structure has a sidewall spacer having a first section on the semiconductor layer and positioned laterally adjacent to the gate structure and further having a second section above and wider than the first section and positioned laterally adjacent the gate structure. A source/drain region is on the semiconductor layer and positioned laterally adjacent to the first section and the second section of the sidewall spacer.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102023107143A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102023107143A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102023107143A13</originalsourceid><addsrcrecordid>eNrjZIgPDgkK9Q4JDVII9XNRCHMNcnP0CHL1U4gK9VVw8vRxATLD_P0UggMcnV2D_BQc_YDq3IDskBBP16AQoKxrkMfhaR4gVrB_aJCzq75LkKOnn26Qq7unv5-rHw8Da1piTnEqL5TmZlB1cw1x9tBNLciPTy0uSExOzUstiXdxNTQwMjAyNjQwNzQxdjQ0JlYdAHqHNb4</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>STRUKTUR UND VERFAHREN ZUM BILDEN VON SPACERN AN UNFACETTIERTEN ERHÖHTEN SOURCE/DRAIN-REGIONEN</title><source>esp@cenet</source><creator>Mulfinger, George R ; Bhuyian, Md Nasir Uddin ; Rosenfeld, Adam S ; Pandey, Shesh Mani ; Mala, Selina A</creator><creatorcontrib>Mulfinger, George R ; Bhuyian, Md Nasir Uddin ; Rosenfeld, Adam S ; Pandey, Shesh Mani ; Mala, Selina A</creatorcontrib><description>Offenbart sind eine Halbleiterstruktur und ein Verfahren zum Bilden der Struktur. Die Struktur weist eine Halbleiterschicht auf. Eine Gate-Struktur ist an der Halbleiterschicht angeordnet. Die Gate-Struktur weist einen Seitenwand-Spacer auf, der eine erste Sektion an der Halbleiterschicht aufweist und lateral angrenzend an die Gate-Struktur positioniert ist und der ferner eine zweite Sektion aufweist, die über der ersten Sektion und breiter als diese ist und lateral angrenzend an die Gate-Struktur positioniert ist. Eine Source/Drain Region ist an der Halbleiterschicht und lateral angrenzend an die erste Sektion und die zweite Sektion des Seitenwand-Spacers positioniert. Disclosed are a semiconductor structure and method of forming the structure. The structure has a semiconductor layer. A gate structure is located on the semiconductor layer. The gate structure has a sidewall spacer having a first section on the semiconductor layer and positioned laterally adjacent to the gate structure and further having a second section above and wider than the first section and positioned laterally adjacent the gate structure. A source/drain region is on the semiconductor layer and positioned laterally adjacent to the first section and the second section of the sidewall spacer.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20231102&amp;DB=EPODOC&amp;CC=DE&amp;NR=102023107143A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25547,76298</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20231102&amp;DB=EPODOC&amp;CC=DE&amp;NR=102023107143A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Mulfinger, George R</creatorcontrib><creatorcontrib>Bhuyian, Md Nasir Uddin</creatorcontrib><creatorcontrib>Rosenfeld, Adam S</creatorcontrib><creatorcontrib>Pandey, Shesh Mani</creatorcontrib><creatorcontrib>Mala, Selina A</creatorcontrib><title>STRUKTUR UND VERFAHREN ZUM BILDEN VON SPACERN AN UNFACETTIERTEN ERHÖHTEN SOURCE/DRAIN-REGIONEN</title><description>Offenbart sind eine Halbleiterstruktur und ein Verfahren zum Bilden der Struktur. Die Struktur weist eine Halbleiterschicht auf. Eine Gate-Struktur ist an der Halbleiterschicht angeordnet. Die Gate-Struktur weist einen Seitenwand-Spacer auf, der eine erste Sektion an der Halbleiterschicht aufweist und lateral angrenzend an die Gate-Struktur positioniert ist und der ferner eine zweite Sektion aufweist, die über der ersten Sektion und breiter als diese ist und lateral angrenzend an die Gate-Struktur positioniert ist. Eine Source/Drain Region ist an der Halbleiterschicht und lateral angrenzend an die erste Sektion und die zweite Sektion des Seitenwand-Spacers positioniert. Disclosed are a semiconductor structure and method of forming the structure. The structure has a semiconductor layer. A gate structure is located on the semiconductor layer. The gate structure has a sidewall spacer having a first section on the semiconductor layer and positioned laterally adjacent to the gate structure and further having a second section above and wider than the first section and positioned laterally adjacent the gate structure. A source/drain region is on the semiconductor layer and positioned laterally adjacent to the first section and the second section of the sidewall spacer.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZIgPDgkK9Q4JDVII9XNRCHMNcnP0CHL1U4gK9VVw8vRxATLD_P0UggMcnV2D_BQc_YDq3IDskBBP16AQoKxrkMfhaR4gVrB_aJCzq75LkKOnn26Qq7unv5-rHw8Da1piTnEqL5TmZlB1cw1x9tBNLciPTy0uSExOzUstiXdxNTQwMjAyNjQwNzQxdjQ0JlYdAHqHNb4</recordid><startdate>20231102</startdate><enddate>20231102</enddate><creator>Mulfinger, George R</creator><creator>Bhuyian, Md Nasir Uddin</creator><creator>Rosenfeld, Adam S</creator><creator>Pandey, Shesh Mani</creator><creator>Mala, Selina A</creator><scope>EVB</scope></search><sort><creationdate>20231102</creationdate><title>STRUKTUR UND VERFAHREN ZUM BILDEN VON SPACERN AN UNFACETTIERTEN ERHÖHTEN SOURCE/DRAIN-REGIONEN</title><author>Mulfinger, George R ; Bhuyian, Md Nasir Uddin ; Rosenfeld, Adam S ; Pandey, Shesh Mani ; Mala, Selina A</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102023107143A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Mulfinger, George R</creatorcontrib><creatorcontrib>Bhuyian, Md Nasir Uddin</creatorcontrib><creatorcontrib>Rosenfeld, Adam S</creatorcontrib><creatorcontrib>Pandey, Shesh Mani</creatorcontrib><creatorcontrib>Mala, Selina A</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Mulfinger, George R</au><au>Bhuyian, Md Nasir Uddin</au><au>Rosenfeld, Adam S</au><au>Pandey, Shesh Mani</au><au>Mala, Selina A</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>STRUKTUR UND VERFAHREN ZUM BILDEN VON SPACERN AN UNFACETTIERTEN ERHÖHTEN SOURCE/DRAIN-REGIONEN</title><date>2023-11-02</date><risdate>2023</risdate><abstract>Offenbart sind eine Halbleiterstruktur und ein Verfahren zum Bilden der Struktur. Die Struktur weist eine Halbleiterschicht auf. Eine Gate-Struktur ist an der Halbleiterschicht angeordnet. Die Gate-Struktur weist einen Seitenwand-Spacer auf, der eine erste Sektion an der Halbleiterschicht aufweist und lateral angrenzend an die Gate-Struktur positioniert ist und der ferner eine zweite Sektion aufweist, die über der ersten Sektion und breiter als diese ist und lateral angrenzend an die Gate-Struktur positioniert ist. Eine Source/Drain Region ist an der Halbleiterschicht und lateral angrenzend an die erste Sektion und die zweite Sektion des Seitenwand-Spacers positioniert. Disclosed are a semiconductor structure and method of forming the structure. The structure has a semiconductor layer. A gate structure is located on the semiconductor layer. The gate structure has a sidewall spacer having a first section on the semiconductor layer and positioned laterally adjacent to the gate structure and further having a second section above and wider than the first section and positioned laterally adjacent the gate structure. A source/drain region is on the semiconductor layer and positioned laterally adjacent to the first section and the second section of the sidewall spacer.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102023107143A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title STRUKTUR UND VERFAHREN ZUM BILDEN VON SPACERN AN UNFACETTIERTEN ERHÖHTEN SOURCE/DRAIN-REGIONEN
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-16T14%3A23%3A40IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Mulfinger,%20George%20R&rft.date=2023-11-02&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102023107143A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true