GESTAPELTE BILDSENSOREN UND VERFAHREN ZUM HERSTELLEN DERSELBEN

Eine Halbleitervorrichtung weist einen ersten Chip, welcher eine Mehrzahl lichtempfindlicher Vorrichtungen aufweist, auf, wobei die Mehrzahl lichtempfindlicher Vorrichtungen als eine erste Anordnung gebildet sind. Die Halbleitervorrichtung weist einen zweiten Chip auf, welcher an den ersten Chip geb...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Yaung, Dun-Nian, Wang, Chen-Jong, Hsu, Tzu-Hsuan, Wang, Tzu-Jui, Chao, Calvin Yi-Ping, Chung, Chi-Hsien
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Eine Halbleitervorrichtung weist einen ersten Chip, welcher eine Mehrzahl lichtempfindlicher Vorrichtungen aufweist, auf, wobei die Mehrzahl lichtempfindlicher Vorrichtungen als eine erste Anordnung gebildet sind. Die Halbleitervorrichtung weist einen zweiten Chip auf, welcher an den ersten Chip gebondet ist und aufweist: eine Mehrzahl von Gruppen von Pixeltransistoren, wobei die Mehrzahl von Gruppen von Pixeltransistoren als eine zweite Anordnung gebildet ist; und eine Mehrzahl von Eingangs-/Ausgangs-Transistoren, wobei die Mehrzahl von Eingangs-/Ausgangs-Transistoren außerhalb der zweiten Anordnung angeordnet sind. Die Halbleitervorrichtung weist einen dritten Chip auf, welcher an den zweiten Chip gebondet ist und eine Mehrzahl von Logiktransistoren aufweist. A semiconductor device includes a first chip comprising a plurality of photo-sensitive devices, wherein the plurality of photo-sensitive devices are formed as a first array. The semiconductor device includes a second chip bonded to the first chip and comprising: a plurality of groups of pixel transistors, wherein the plurality of groups of pixel transistors are formed as a second array; and a plurality of input/output transistors, wherein the plurality of input/output transistors are disposed outside the second array. The semiconductor device includes a third chip bonded to the second chip and comprising a plurality of logic transistors.