SIGMA-DELTA-ANALOG-ZU-DIGITAL-WANDLER UND VERFAHREN ZUM UMWANDELN EINES ANALOGEN EINGANGSSIGNALS IN EIN DIGITALES AUSGANGSSIGNAL BEI EINER ABTASTFREQUENZ

Die vorliegende Offenbarung schlägt einen Sigma-Delta-Analog-zu-Digital-Wandler (100; 120) zum Umwandeln eines analogen Eingangssignals in ein digitales Ausgangssignal bei einer Abtastfrequenz (fs) vor. Der Sigma-Delta-Analog-zu-Digital-Wandler (100; 120) umfasst eine Zerhackerschaltung (110), die ausgebildet ist, das analoge Eingangssignal von einer ursprünglichen Frequenz auf eine Zerhackerfrequenz (fchop= fs/N) zu verschieben, um ein zerhacktes Analogsignal (112) zu erzeugen. Eine Zerhackerperiode umfasst eine erste Zerhackerphase und eine zweite Zerhackerphase. Der Sigma-Delta-Analog-zu-Digital-Wandler (100; 120) umfasst auch eine Zeitgebungsschaltung (130), die ausgebildet ist, eine Dauer von zumindest einer von der ersten und der zweiten Zerhackerphase gemäß (N/2-k)·Tseinzustellen, wobei k eine ungerade Ganzzahl gleicher oder größer als 1 ist, und Tseine Abtastperiode 1/fsdes Sigma-Delta-Analog-zu-Digital-Wandlers ist. The present disclosure proposes a sigma-delta analog-to-digital converter for converting an analog input signal to a digital output signal at a sampling frequency (fs). The sigma-delta analog-to-digital converter includes a chopper circuit configured to shift the analog input signal from an original frequency to a chopper frequency (fchop=fs/N) to generate a chopped analog signal, where N is a positive integer with N≥1. A chopper period includes a first chopper phase and a second chopper phase. The sigma-delta analog-to-digital converter also includes a timing circuit configured to adjust at least one of a duration of the first chopper phase or a duration of the second chopper phases according to (N/2−k)·Ts, with k being an odd integer equal to or larger than 1, and Ts being a sampling period 1/fs of the sigma-delta analog-to-digital converter.