Schaltungsanordnung für einen topologischen Halbleiterschalter eines Inverters
Schaltungsanordnung für einen topologischen Halbleiterschalter eines Inverters, wobei der topologische Halbleiterschalter mindestens zwei Leistungshalbleiter aufweist und in zwei Gruppen (A, B) an Leistungshalbleitern unterteilt ist, die aus unterschiedlichen Halbleitermaterialien gebildet sind, wob...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Schaltungsanordnung für einen topologischen Halbleiterschalter eines Inverters, wobei der topologische Halbleiterschalter mindestens zwei Leistungshalbleiter aufweist und in zwei Gruppen (A, B) an Leistungshalbleitern unterteilt ist, die aus unterschiedlichen Halbleitermaterialien gebildet sind, wobei- die erste Gruppe (A) an Leistungshalbleitern aus Leistungshalbleitern mit einer breiten Bandlücke gebildet ist, und wobei die Dimensionierung der von den Leistungshalbleitern der ersten Gruppe (A) genutzten Fläche (F1) und/oder die Auslegung ihrer Schaltgeschwindigkeit für eine Belastung in einem Teillastbetrieb erfolgt, und wobei- eine Dimensionierung der Fläche (F2) der zweiten Gruppe (B) an Leistungshalbleitern für eine Belastung in einem Volllastbetrieb erfolgt, und wobei- der Teillastbetrieb einer maximalen Belastung (X) der Leistungshalbleiter in einem vorgegebenen Fahrzyklus entspricht.
A circuit arrangement for a topological semiconductor switch of an inverter is proposed. The topological semiconductor switch has at least two power semiconductors and is divided into two groups of power semiconductors, which are formed from different semiconductor materials. The first group of power semiconductors is formed from power semiconductors with a wide band gap. The size of the surface area used by the power semiconductors of the first group and/or their switching speed are/is set to withstand the loads in part-load operation. Also, the size of the surface area of the second group of power semiconductors is set to withstand the loads in full-load operation. |
---|