DISAGGREGIERTE ENTROPIEDIENSTE FÜR MIKROELEKTRONISCHE BAUGRUPPEN

Eine mikroelektronische Baugruppe wird bereitgestellt, die Folgendes umfasst: erste mehrere Integrierte-Schaltung(IC)-Dies in einer ersten Ebene, wobei jeder der ersten mehreren IC-Dies jeweilige erste Physisch-Unklonbare-Funktion(PUF)-Schaltungen aufweist; einen zweiten IC-Die mit einer zweiten PUF...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Parker, Rachael J, Dogiamis, Georgios, Johnston, David
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Eine mikroelektronische Baugruppe wird bereitgestellt, die Folgendes umfasst: erste mehrere Integrierte-Schaltung(IC)-Dies in einer ersten Ebene, wobei jeder der ersten mehreren IC-Dies jeweilige erste Physisch-Unklonbare-Funktion(PUF)-Schaltungen aufweist; einen zweiten IC-Die mit einer zweiten PUF-Schaltung und einer Sicherheitsschaltung; zweite mehrere IC-Dies in einer zweiten Ebene, wobei die zweite Ebene nicht koplanar mit der ersten Ebene ist, wobei die erste Ebene und die zweite Ebene mit Zwischenverbindungen gekoppelt sind, die ein Rastermaß von weniger als 10 Mikrometer zwischen angrenzenden der Zwischenverbindungen aufweisen; und leitfähige Pfade zwischen den ersten mehreren IC-Dies und dem zweiten IC-Die zur Kommunikation zwischen den ersten PUF-Schaltungen und der zweiten PUF-Schaltung, wobei die leitfähigen Pfade einen Teil der Zwischenverbindungen umfassen. A microelectronic assembly is provided, comprising: a first plurality of integrated circuit (IC) dies in a first level, each one of the first plurality of IC dies having respective first physical unclonable function (PUF) circuits; a second IC die having a second PUF circuit and a security circuit; a second plurality of IC dies in a second level, the second level not coplanar with the first level, the first level and the second level being coupled with interconnects having a pitch of less than 10 micrometers between adjacent ones of the interconnects; and conductive pathways between the first plurality of IC dies and the second IC die for communication between the first PUF circuits and the second PUF circuit, the conductive pathways comprising a portion of the interconnects.