Analog-Digital-Umwandlungsschaltung und Empfänger mit derselben

Eine Analog-Digital-Umwandlungsschaltung enthält: einen ersten Analog-Digital-Wandler (ADC), einen zweiten ADC und einen dritten ADC, die gemeinsam konfiguriert sind, Umwandlungsoperationen gemäß einer Zeitverschachtelungstechnik durchzuführen, und eine Timing-Kalibrierungsschaltung, die konfigurier...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Baek, Seungyeob, Lee, Sungno, Choi, Michael, Hwang, Heechang, Shin, Hyochul
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Eine Analog-Digital-Umwandlungsschaltung enthält: einen ersten Analog-Digital-Wandler (ADC), einen zweiten ADC und einen dritten ADC, die gemeinsam konfiguriert sind, Umwandlungsoperationen gemäß einer Zeitverschachtelungstechnik durchzuführen, und eine Timing-Kalibrierungsschaltung, die konfiguriert ist, Korrelationswerte zu berechnen und Unterschiede zwischen den Korrelationswerten unter Verwendung erster Abtastwerte, die durch den ersten ADC erzeugt werden, zweiter Abtastwerte, die durch den zweiten ADC erzeugt werden, und dritter Abtastwerte, die durch den dritten ADC erzeugt werden, während Abtastzeiträumen zu bestimmen, wobei die Timing-Kalibrierungsschaltung ferner konfiguriert ist, eine Phase eines Taktsignals, das an den zweiten ADC angelegt wird, als Reaktion auf eine Änderung eines absoluten Werts bezüglich der während der Abtastzeiträume erzeugten Unterschiede zu steuern. An analog-to-digital conversion circuit includes; a first analog-to-digital converter (ADC), a second ADC and a third ADC collectively configured to perform conversion operations according to a time-interleaving technique, and a timing calibration circuit configured to calculate correlation values and determine differences between the correlation values using first samples generated by the first ADC, second samples generated by the second ADC, and third samples generated by the third ADC during sampling periods, wherein the timing calibration circuit is further configured to control a phase of a clock signal applied to the second ADC in response to a change in absolute value related to the differences generated during the sampling periods.