Chippackage und Verfahren zum Bilden eines Chippackages

Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an minde...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Daryl Lee, Wern Ken, Leow, Chin Kee, Chong, Hoe Jian, Cha, Chan Lam
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Daryl Lee, Wern Ken
Leow, Chin Kee
Chong, Hoe Jian
Cha, Chan Lam
description Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip weg zeigt, und wobei die Kontaktstruktur an der Außenfläche teilweise freigelegt ist. A method includes providing a lead frame including a die pad and a plurality of leads, providing a first semiconductor die that includes a first load terminal disposed on a main surface, providing a second semiconductor die that includes a plurality of I/O terminals disposed on a main surface, mounting the first and second semiconductor dies on the lead frame such that the main surfaces of the first and second semiconductor dies face away from the die pad, forming an encapsulant body of mold compound that encapsulates the first and second semiconductor dies, forming a plurality of conductive tracks on an upper surface of the encapsulant body that electrically connect at least some of the I/O terminals to a first group of the leads, and forming a metal pad on the upper surface of the encapsulant body that electrically connects the first load terminal to a second lead.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102022103210A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102022103210A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102022103210A13</originalsourceid><addsrcrecordid>eNrjZDB3zsgsKEhMzk5MT1UozUtRCEstSkvMKErNU6gqzVVwysxJATJTM_NSixWQlBbzMLCmJeYUp_JCaW4GVTfXEGcP3dSC_PjUYqCy1LzUkngXV0MDIwMjI0MDYyB2NDQmVh0AC-Au7Q</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Chippackage und Verfahren zum Bilden eines Chippackages</title><source>esp@cenet</source><creator>Daryl Lee, Wern Ken ; Leow, Chin Kee ; Chong, Hoe Jian ; Cha, Chan Lam</creator><creatorcontrib>Daryl Lee, Wern Ken ; Leow, Chin Kee ; Chong, Hoe Jian ; Cha, Chan Lam</creatorcontrib><description>Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip weg zeigt, und wobei die Kontaktstruktur an der Außenfläche teilweise freigelegt ist. A method includes providing a lead frame including a die pad and a plurality of leads, providing a first semiconductor die that includes a first load terminal disposed on a main surface, providing a second semiconductor die that includes a plurality of I/O terminals disposed on a main surface, mounting the first and second semiconductor dies on the lead frame such that the main surfaces of the first and second semiconductor dies face away from the die pad, forming an encapsulant body of mold compound that encapsulates the first and second semiconductor dies, forming a plurality of conductive tracks on an upper surface of the encapsulant body that electrically connect at least some of the I/O terminals to a first group of the leads, and forming a metal pad on the upper surface of the encapsulant body that electrically connects the first load terminal to a second lead.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230622&amp;DB=EPODOC&amp;CC=DE&amp;NR=102022103210A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230622&amp;DB=EPODOC&amp;CC=DE&amp;NR=102022103210A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Daryl Lee, Wern Ken</creatorcontrib><creatorcontrib>Leow, Chin Kee</creatorcontrib><creatorcontrib>Chong, Hoe Jian</creatorcontrib><creatorcontrib>Cha, Chan Lam</creatorcontrib><title>Chippackage und Verfahren zum Bilden eines Chippackages</title><description>Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip weg zeigt, und wobei die Kontaktstruktur an der Außenfläche teilweise freigelegt ist. A method includes providing a lead frame including a die pad and a plurality of leads, providing a first semiconductor die that includes a first load terminal disposed on a main surface, providing a second semiconductor die that includes a plurality of I/O terminals disposed on a main surface, mounting the first and second semiconductor dies on the lead frame such that the main surfaces of the first and second semiconductor dies face away from the die pad, forming an encapsulant body of mold compound that encapsulates the first and second semiconductor dies, forming a plurality of conductive tracks on an upper surface of the encapsulant body that electrically connect at least some of the I/O terminals to a first group of the leads, and forming a metal pad on the upper surface of the encapsulant body that electrically connects the first load terminal to a second lead.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDB3zsgsKEhMzk5MT1UozUtRCEstSkvMKErNU6gqzVVwysxJATJTM_NSixWQlBbzMLCmJeYUp_JCaW4GVTfXEGcP3dSC_PjUYqCy1LzUkngXV0MDIwMjI0MDYyB2NDQmVh0AC-Au7Q</recordid><startdate>20230622</startdate><enddate>20230622</enddate><creator>Daryl Lee, Wern Ken</creator><creator>Leow, Chin Kee</creator><creator>Chong, Hoe Jian</creator><creator>Cha, Chan Lam</creator><scope>EVB</scope></search><sort><creationdate>20230622</creationdate><title>Chippackage und Verfahren zum Bilden eines Chippackages</title><author>Daryl Lee, Wern Ken ; Leow, Chin Kee ; Chong, Hoe Jian ; Cha, Chan Lam</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102022103210A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Daryl Lee, Wern Ken</creatorcontrib><creatorcontrib>Leow, Chin Kee</creatorcontrib><creatorcontrib>Chong, Hoe Jian</creatorcontrib><creatorcontrib>Cha, Chan Lam</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Daryl Lee, Wern Ken</au><au>Leow, Chin Kee</au><au>Chong, Hoe Jian</au><au>Cha, Chan Lam</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Chippackage und Verfahren zum Bilden eines Chippackages</title><date>2023-06-22</date><risdate>2023</risdate><abstract>Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip weg zeigt, und wobei die Kontaktstruktur an der Außenfläche teilweise freigelegt ist. A method includes providing a lead frame including a die pad and a plurality of leads, providing a first semiconductor die that includes a first load terminal disposed on a main surface, providing a second semiconductor die that includes a plurality of I/O terminals disposed on a main surface, mounting the first and second semiconductor dies on the lead frame such that the main surfaces of the first and second semiconductor dies face away from the die pad, forming an encapsulant body of mold compound that encapsulates the first and second semiconductor dies, forming a plurality of conductive tracks on an upper surface of the encapsulant body that electrically connect at least some of the I/O terminals to a first group of the leads, and forming a metal pad on the upper surface of the encapsulant body that electrically connects the first load terminal to a second lead.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102022103210A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Chippackage und Verfahren zum Bilden eines Chippackages
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-12T21%3A00%3A21IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Daryl%20Lee,%20Wern%20Ken&rft.date=2023-06-22&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102022103210A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true