Verfahren zum Testen nichtflüchtiger Speichervorrichtungen

Bei einem Verfahren zum Testen einer nichtflüchtigen Speichervorrichtung (10), welche eine erste Halbleiterschicht (L1) aufweist, und in welcher eine zweite Halbleiterschicht (L2) vor der ersten Halbleiterschicht (L1) gebildet wird, werden Schaltungselemente, welche eine Seitenpufferschaltung (210, 211, 213) aufweisen, in der zweiten Halbleiterschicht (L2) vorgesehen, wird ein Eingeschaltet-Zustand von nichtflüchtigen Speicherzellen, welche nicht mit der Seitenpufferschaltung (210, 211, 213) verbunden sind, durch ein Vorsehen eines leitfähigen Pfades zwischen einem internen Knoten (NI1) einer Bitleitungs-Verbindungsschaltung (435), welche zwischen einen Abtastknoten (SO) und einen Bitleitungsknoten (BN1) der Seitenpufferschaltung (210,211, 213) geschaltet ist, und einem Spannungsanschluss (437) nachgeahmt, um eine erste Spannung (V1) zu empfangen, wird eine Abtast- und Latch-Operation in der Seitenpufferschaltung (210, 211, 213) durchgeführt, wobei der Eingeschaltet-Zustand nachgeahmt wird, und wird eine Bestimmung, ob die Seitenpufferschaltung (210, 211, 213) normal arbeitet, basierend auf einem Ergebnis der Abtast- und Latch-Operation getätigt. In a method of testing a nonvolatile memory device including a first semiconductor layer in which and a second semiconductor layer is formed prior to the first semiconductor layer, circuit elements including a page buffer circuit are provided in the second semiconductor layer, an on state of nonvolatile memory cells which are not connected to the page buffer circuit is mimicked by providing a conducting path between an internal node of a bit-line connection circuit connected between a sensing node and a bit-line node of the page buffer circuit and a voltage terminal to receive a first voltage, a sensing and latching operation with the on state being mimicked is performed in the page buffer circuit and a determination is made as to whether the page buffer circuit operates normally is made based on a result of the sensing and latching operation.