INTEGRIERTE SCHALTUNG, TESTANORDNUNG UND VERFAHREN ZUM TESTEN EINER INTEGRIERTEN SCHALTUNG

Gemäß einem Ausführungsbeispiel wird eine integrierte Schaltung beschrieben, aufweisend eine Vielzahl von Scan-Flip-Flops, eine Vielzahl von Ringoszillator-Schaltungen, wobei jede Ringoszillator-Schaltung eine Kette von Logik-Gattern, die mehrere hintereinander geschaltete Logik-Gatter aufweist, einen Eingangs-Multiplexer für die Kette und eine Rückführungsleitung von einem Ausgang des letzten Logik-Gatters der Kette zu einem Dateneingang des Eingangs-Multiplexers aufweist, wobei jeder Ringoszillator-Schaltung eine Scan-Flip-Flop-Gruppe zugeordnet ist, die mindestens eines der Vielzahl von Scan-Flip-Flops enthält, wobei der Eingangs-Multiplexer der Ringoszillator-Schaltung abhängig von einem von dem mindestens einen Scan-Flip-Flop der der Ringoszillator-Struktur zugeordneten Scan-Flip-Flop-Gruppe gespeicherten Bit derart gesteuert wird, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt oder dass er ein durch die Kette zu verarbeitendes Bit an das erste Logik-Gatter der Kette ausgibt und wobei den Ringoszillator-Schaltungen unterschiedliche Scan-Flip-Flop-Gruppen zugeordnet sind. One exemplary embodiment describes an integrated circuit, comprising a multiplicity of scan flip-flops, a multiplicity of ring oscillator circuits, wherein each ring oscillator circuit comprises a chain of logic gates comprising a plurality of logic gates connected in succession, an input multiplexer for the chain, and a feedback line from an output connection of the last logic gate of the chain to a data input connection of the input multiplexer. Each ring oscillator circuit is assigned a scan flip-flop group that contains at least one of the multiplicity of scan flip-flops. The input multiplexer of the ring oscillator circuit is controlled depending on a control bit stored by the at least one scan flip-flop of the scan flip-flop group assigned to the ring oscillator circuit such that the input multiplexer outputs an output bit fed back via the feedback line to the first logic gate of the chain or that the input multiplexer outputs a input bit that is to be processed by the chain to the first logic gate of the chain. The ring oscillator circuits are assigned different scan flip-flop groups.