Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Implementierungen eines Halbleitergehäuses können zwei oder mehr Chips einschließen, wobei jeder der zwei oder mehr Chips mit einer Metallschicht an einem Drain jedes der zwei oder mehr Chips gekoppelt ist, wobei die zwei oder mehr Chips und jede Metallschicht in zwei parallelen Ebenen angeordnet si...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Im, Seungwon, Estacio, Maria Cristina, Eom, Joo Yang, Teysseyre, Jerome, Yoo, Inpil
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Im, Seungwon
Estacio, Maria Cristina
Eom, Joo Yang
Teysseyre, Jerome
Yoo, Inpil
description Implementierungen eines Halbleitergehäuses können zwei oder mehr Chips einschließen, wobei jeder der zwei oder mehr Chips mit einer Metallschicht an einem Drain jedes der zwei oder mehr Chips gekoppelt ist, wobei die zwei oder mehr Chips und jede Metallschicht in zwei parallelen Ebenen angeordnet sind; wobei eine erste Verbindungsschicht an eine Source jedes der zwei oder mehr Chips gekoppelt ist; wobei eine zweite Verbindungsschicht durch eine oder mehrere Durchkontaktierungen mit einem Gate jedes der zwei oder mehr Chips und mit einem Gate-Gehäuse-Kontakt gekoppelt ist; und ein Einkapselungsmittel, das die zwei oder mehr Chips und zumindest einen Abschnitt der ersten Verbindungsschicht, jeder Metallschicht und der zweiten Verbindungsschicht einkapselt. Implementations of a semiconductor package may include two or more die, each of the two more die coupled to a metal layer at a drain of each of the two more die, the two or more die and each metal layer arranged in two parallel planes; a first interconnect layer coupled at a source of each of the two more die; a second interconnect layer coupled to a gate of each of the two or more die and to a gate package contact through one or more vias; and an encapsulant that encapsulates the two or more die and at least a portion of the first interconnect layer, each metal layer, and the second interconnect layer.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102021102421A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102021102421A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102021102421A13</originalsourceid><addsrcrecordid>eNrjZIj3SMxJyknNLEktSk_NOLyktDhVoTQPyFMISy0qT81LKc1LVyjLz1Nwh8rqZubpwtnBlcUlqbmpeUAtKQpVpSATthVlpqeCNKclZhSl5vEwsKYl5hSn8kJpbgZVN9cQZw_d1IL8-NTigsTk1LzUkngXV0MDIwMjQyBpYmToaGhMrDoAKXVBew</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren</title><source>esp@cenet</source><creator>Im, Seungwon ; Estacio, Maria Cristina ; Eom, Joo Yang ; Teysseyre, Jerome ; Yoo, Inpil</creator><creatorcontrib>Im, Seungwon ; Estacio, Maria Cristina ; Eom, Joo Yang ; Teysseyre, Jerome ; Yoo, Inpil</creatorcontrib><description>Implementierungen eines Halbleitergehäuses können zwei oder mehr Chips einschließen, wobei jeder der zwei oder mehr Chips mit einer Metallschicht an einem Drain jedes der zwei oder mehr Chips gekoppelt ist, wobei die zwei oder mehr Chips und jede Metallschicht in zwei parallelen Ebenen angeordnet sind; wobei eine erste Verbindungsschicht an eine Source jedes der zwei oder mehr Chips gekoppelt ist; wobei eine zweite Verbindungsschicht durch eine oder mehrere Durchkontaktierungen mit einem Gate jedes der zwei oder mehr Chips und mit einem Gate-Gehäuse-Kontakt gekoppelt ist; und ein Einkapselungsmittel, das die zwei oder mehr Chips und zumindest einen Abschnitt der ersten Verbindungsschicht, jeder Metallschicht und der zweiten Verbindungsschicht einkapselt. Implementations of a semiconductor package may include two or more die, each of the two more die coupled to a metal layer at a drain of each of the two more die, the two or more die and each metal layer arranged in two parallel planes; a first interconnect layer coupled at a source of each of the two more die; a second interconnect layer coupled to a gate of each of the two or more die and to a gate package contact through one or more vias; and an encapsulant that encapsulates the two or more die and at least a portion of the first interconnect layer, each metal layer, and the second interconnect layer.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210826&amp;DB=EPODOC&amp;CC=DE&amp;NR=102021102421A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210826&amp;DB=EPODOC&amp;CC=DE&amp;NR=102021102421A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Im, Seungwon</creatorcontrib><creatorcontrib>Estacio, Maria Cristina</creatorcontrib><creatorcontrib>Eom, Joo Yang</creatorcontrib><creatorcontrib>Teysseyre, Jerome</creatorcontrib><creatorcontrib>Yoo, Inpil</creatorcontrib><title>Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren</title><description>Implementierungen eines Halbleitergehäuses können zwei oder mehr Chips einschließen, wobei jeder der zwei oder mehr Chips mit einer Metallschicht an einem Drain jedes der zwei oder mehr Chips gekoppelt ist, wobei die zwei oder mehr Chips und jede Metallschicht in zwei parallelen Ebenen angeordnet sind; wobei eine erste Verbindungsschicht an eine Source jedes der zwei oder mehr Chips gekoppelt ist; wobei eine zweite Verbindungsschicht durch eine oder mehrere Durchkontaktierungen mit einem Gate jedes der zwei oder mehr Chips und mit einem Gate-Gehäuse-Kontakt gekoppelt ist; und ein Einkapselungsmittel, das die zwei oder mehr Chips und zumindest einen Abschnitt der ersten Verbindungsschicht, jeder Metallschicht und der zweiten Verbindungsschicht einkapselt. Implementations of a semiconductor package may include two or more die, each of the two more die coupled to a metal layer at a drain of each of the two more die, the two or more die and each metal layer arranged in two parallel planes; a first interconnect layer coupled at a source of each of the two more die; a second interconnect layer coupled to a gate of each of the two or more die and to a gate package contact through one or more vias; and an encapsulant that encapsulates the two or more die and at least a portion of the first interconnect layer, each metal layer, and the second interconnect layer.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZIj3SMxJyknNLEktSk_NOLyktDhVoTQPyFMISy0qT81LKc1LVyjLz1Nwh8rqZubpwtnBlcUlqbmpeUAtKQpVpSATthVlpqeCNKclZhSl5vEwsKYl5hSn8kJpbgZVN9cQZw_d1IL8-NTigsTk1LzUkngXV0MDIwMjQyBpYmToaGhMrDoAKXVBew</recordid><startdate>20210826</startdate><enddate>20210826</enddate><creator>Im, Seungwon</creator><creator>Estacio, Maria Cristina</creator><creator>Eom, Joo Yang</creator><creator>Teysseyre, Jerome</creator><creator>Yoo, Inpil</creator><scope>EVB</scope></search><sort><creationdate>20210826</creationdate><title>Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren</title><author>Im, Seungwon ; Estacio, Maria Cristina ; Eom, Joo Yang ; Teysseyre, Jerome ; Yoo, Inpil</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102021102421A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2021</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Im, Seungwon</creatorcontrib><creatorcontrib>Estacio, Maria Cristina</creatorcontrib><creatorcontrib>Eom, Joo Yang</creatorcontrib><creatorcontrib>Teysseyre, Jerome</creatorcontrib><creatorcontrib>Yoo, Inpil</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Im, Seungwon</au><au>Estacio, Maria Cristina</au><au>Eom, Joo Yang</au><au>Teysseyre, Jerome</au><au>Yoo, Inpil</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren</title><date>2021-08-26</date><risdate>2021</risdate><abstract>Implementierungen eines Halbleitergehäuses können zwei oder mehr Chips einschließen, wobei jeder der zwei oder mehr Chips mit einer Metallschicht an einem Drain jedes der zwei oder mehr Chips gekoppelt ist, wobei die zwei oder mehr Chips und jede Metallschicht in zwei parallelen Ebenen angeordnet sind; wobei eine erste Verbindungsschicht an eine Source jedes der zwei oder mehr Chips gekoppelt ist; wobei eine zweite Verbindungsschicht durch eine oder mehrere Durchkontaktierungen mit einem Gate jedes der zwei oder mehr Chips und mit einem Gate-Gehäuse-Kontakt gekoppelt ist; und ein Einkapselungsmittel, das die zwei oder mehr Chips und zumindest einen Abschnitt der ersten Verbindungsschicht, jeder Metallschicht und der zweiten Verbindungsschicht einkapselt. Implementations of a semiconductor package may include two or more die, each of the two more die coupled to a metal layer at a drain of each of the two more die, the two or more die and each metal layer arranged in two parallel planes; a first interconnect layer coupled at a source of each of the two more die; a second interconnect layer coupled to a gate of each of the two or more die and to a gate package contact through one or more vias; and an encapsulant that encapsulates the two or more die and at least a portion of the first interconnect layer, each metal layer, and the second interconnect layer.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102021102421A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-24T17%3A23%3A36IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Im,%20Seungwon&rft.date=2021-08-26&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102021102421A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true