Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Implementierungen eines Halbleitergehäuses können zwei oder mehr Chips einschließen, wobei jeder der zwei oder mehr Chips mit einer Metallschicht an einem Drain jedes der zwei oder mehr Chips gekoppelt ist, wobei die zwei oder mehr Chips und jede Metallschicht in zwei parallelen Ebenen angeordnet sind; wobei eine erste Verbindungsschicht an eine Source jedes der zwei oder mehr Chips gekoppelt ist; wobei eine zweite Verbindungsschicht durch eine oder mehrere Durchkontaktierungen mit einem Gate jedes der zwei oder mehr Chips und mit einem Gate-Gehäuse-Kontakt gekoppelt ist; und ein Einkapselungsmittel, das die zwei oder mehr Chips und zumindest einen Abschnitt der ersten Verbindungsschicht, jeder Metallschicht und der zweiten Verbindungsschicht einkapselt. Implementations of a semiconductor package may include two or more die, each of the two more die coupled to a metal layer at a drain of each of the two more die, the two or more die and each metal layer arranged in two parallel planes; a first interconnect layer coupled at a source of each of the two more die; a second interconnect layer coupled to a gate of each of the two or more die and to a gate package contact through one or more vias; and an encapsulant that encapsulates the two or more die and at least a portion of the first interconnect layer, each metal layer, and the second interconnect layer.