Überwachung einer idealen Diode
Die Erfindung betrifft ein Verfahren zur Überwachung einer idealen Diode (6) aufweisend einen MOSFET (7) mit je einer Drain-Elektrode (11), Source-Elektrode (9) und Gate-Elektrode (10), wobei eine Source-Gate-Spannung des MOSFETs (7) der idealen Diode (6) derart geregelt ist, dass die ideale Diode (...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Die Erfindung betrifft ein Verfahren zur Überwachung einer idealen Diode (6) aufweisend einen MOSFET (7) mit je einer Drain-Elektrode (11), Source-Elektrode (9) und Gate-Elektrode (10), wobei eine Source-Gate-Spannung des MOSFETs (7) der idealen Diode (6) derart geregelt ist, dass die ideale Diode (6) zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand mit einem ersten Sollwert (15) für eine Source-Drain-Spannung umschaltbar ist. Um alle möglichen Fehlerzustände detektieren zu können wird die Source-Drain-Spannung und die Source-Gate-Spannung gemessen und überprüft, ob in dem durchgeschalteten Zustand der idealen Diode (6) die Source- Drain-Spannung den ersten Sollwert (15) innerhalb vorgegebener Fehlergrenzen erreicht, und ein Testmodus durchgeführt, in dem ein zweiter Sollwert für die Source- Drain-Spannung eingestellt wird, der kleiner ist als der erste Sollwert (15), und überprüft, ob die Source-Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht, und ein Fehlersignal ausgegeben wird, wenn der erste Sollwert (15) und/oder der obere Schwellwert nicht erreicht wird.
A method for monitoring an ideal diode comprises controlling a source-gate voltage of a MOSFET of the ideal diode such that the ideal diode can be changed between an off and an on state with a first target value for a source-drain voltage. To detect error states, the source-drain voltage and the source-gate voltage are measured. A check is carried out to determine whether the source-drain voltage reaches the first target value within predefined error limits in the on state. A test mode is carried out, in which a second target value which smaller than the first target value is set for the source-drain voltage. A check is carried out to determine whether the source-gate voltage reaches an upper threshold value when the test mode is being carried out. An error signal is output when the first target value and/or the upper threshold value is/are not reached. |
---|