Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte

Die Erfindung bezieht sich auf ein Verfahren zum Auflöten mindestens eines ersten Bauelements (B1) auf eine Oberfläche einer ersten Leiterplatte (LP1), wobei das mindestens eine erste Bauelement (B1) eine Vielzahl von lotdepotfreien Anschlüssen (C) auf einer Stirnfläche des mindestens einen ersten B...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	Hippin, Christoph, Deiß, Marlon
Format:	Patent
Sprache:	ger
Schlagworte:	CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS PRINTED CIRCUITS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!