Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte

Die Erfindung bezieht sich auf ein Verfahren zum Auflöten mindestens eines ersten Bauelements (B1) auf eine Oberfläche einer ersten Leiterplatte (LP1), wobei das mindestens eine erste Bauelement (B1) eine Vielzahl von lotdepotfreien Anschlüssen (C) auf einer Stirnfläche des mindestens einen ersten B...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Hippin, Christoph, Deiß, Marlon
Format:	Patent
Sprache:	ger
Schlagworte:	CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS PRINTED CIRCUITS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	Die Erfindung bezieht sich auf ein Verfahren zum Auflöten mindestens eines ersten Bauelements (B1) auf eine Oberfläche einer ersten Leiterplatte (LP1), wobei das mindestens eine erste Bauelement (B1) eine Vielzahl von lotdepotfreien Anschlüssen (C) auf einer Stirnfläche des mindestens einen ersten Bauelements (B1) aufweist, wobei die Oberfläche der Leiterplatte (LP1) zumindest eine Vielzahl von ersten Kontaktflächen (K1) aufweist, die zum Auflöten der Vielzahl von lotdepotfreien Anschlüssen (C) vorgesehen sind. Das Verfahren umfasst folgende Schritte: das Aufbringen eines ersten Lots (L1) auf die ersten Kontaktflächen (K1) der Leiterplatte (LP1) (1); das Umschmelzen des ersten Lots (L1) auf den ersten Kontaktflächen (K1) bei einer Umschmelztemperatur, welche die Liquidustemperatur des ersten Lots (L1) überschreitet, wobei das umgeschmolzene erste Lot (L1) ein Lotdepot (Z) formt (2); und das Aufbringen eines zweiten Lots (L2) zumindest auf die Lotdepots (Z) (3).