DREIDIMENSIONALE HALBLEITERSPEICHERVORRICHTUNG

Dreidimensionale Halbleiterspeichervorrichtung, umfassend:erste Halbleiterstrukturen (SP), die sich in Längsrichtung entlang einer ersten Richtung (D2) parallel zu einer Oberseite eines Substrats (1) erstrecken, wobei die ersten Halbleiterstrukturen (SP) vertikal auf dem Substrat (1) gestapelt sind...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Choi, Hyungeun, Lee, Kiseok, An, Taehyun, Park, Sung-Min, Lee, Ahram, Cho, Eunju, Shin, Joongchan, Kim, Changkyu, Kim, Hui-Jung, Shin, Iljae, Han, Sangyeon, Hwang, Yoosang
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Dreidimensionale Halbleiterspeichervorrichtung, umfassend:erste Halbleiterstrukturen (SP), die sich in Längsrichtung entlang einer ersten Richtung (D2) parallel zu einer Oberseite eines Substrats (1) erstrecken, wobei die ersten Halbleiterstrukturen (SP) vertikal auf dem Substrat (1) gestapelt sind und entlang einer vertikalen Richtung (D3) voneinander beabstandet sind, wobei jede der ersten Halbleiterstrukturen (SP) umfasst:einen ersten Endabschnitt (E1) und einen zweiten Endabschnitt (E2), die in der ersten Richtung (D2) voneinander beabstandet sind, undeine erste Seitenfläche (SW1) und eine zweite Seitenfläche (SW2), die voneinander beabstandet sind, wobei jede der ersten und der zweiten Seitenfläche (SW1, SW2) den ersten Endabschnitt (E1) mit dem zweiten Endabschnitt (E2) verbindet;eine erste Source/Drain-Region (SD1) und eine zweite Source/Drain-Region (SD2) in jeder der ersten Halbleiterstrukturen (SP), wobei die erste und die zweite Source/Drain-Region (SD1, SD2) in der ersten Richtung (D2) voneinander beabstandet sind und an den ersten bzw. an den zweiten Endabschnitt (E1, E2) grenzen;eine Kanalregion (CH) in jeder der ersten Halbleiterstrukturen (SP), wobei die Kanalregion (CH) zwischen der ersten und der zweiten Source/Drain-Region (SD1, SD2) liegt;eine erste Wortleitung (WL1), die zu den ersten Seitenflächen (SW1) der ersten Halbleiterstrukturen (SP) und den Kanalregionen (CH) benachbart ist, wobei sich die erste Wortleitung (WL1) in der vertikalen Richtung (D3) senkrecht zu der Oberseite des Substrats (1) erstreckt; undeine Gate-Isolationsschicht (Gox) zwischen der ersten Wortleitung (WL1) und den ersten Seitenflächen (SW1) der ersten Halbleiterstrukturen (SP), wobei sich die Gate-Isolationsschicht (Gox) zwischen ersten Source/Drain-Regionen (SD1) benachbarter erster Halbleiterstrukturen (SP) erstreckt und einen Raum zwischen den benachbarten ersten Halbleiterstrukturen (SP) füllt,wobei eine Seitenfläche der ersten Wortleitung (WL1), die in Kontakt mit der Gate-Isolationsschicht (Gox) steht, eine konkav-konvexe Struktur aufweist, so dass die erste Wortleitung (WL1) zu Ober- und Unterflächen der ersten Halbleiterstruktur (SP) benachbart ist. A three-dimensional semiconductor memory device includes first semiconductor patterns, which are vertically spaced apart from each other on a substrate, each of which includes first and second end portions spaced apart from each other, and first and second side surfaces spaced apart from each other to connec