Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten

Halbleitervorrichtungen sind vorgesehen. Eine Halbleitervorrichtung (100) weist Gateelektroden (130) auf einem Substrat (101) und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt auf. Die Halbleitervorrichtung (100) weist Zwischenschichtisolierschichten (120) auf, welche alterni...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Lee, Suhyeong, Lim, Taisoo
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Lee, Suhyeong
Lim, Taisoo
description Halbleitervorrichtungen sind vorgesehen. Eine Halbleitervorrichtung (100) weist Gateelektroden (130) auf einem Substrat (101) und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt auf. Die Halbleitervorrichtung (100) weist Zwischenschichtisolierschichten (120) auf, welche alternierend mit den Gateelektroden (130) gestapelt sind. Darüber hinaus weist die Halbleitervorrichtung (100) Kanalstrukturen (CH) auf, welche durch die Gateelektroden (130) hindurchtreten. Jede der Kanalstrukturen (CH) weist eine Kanalschicht (140) auf, welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, eine Tunnelisolierschicht (142) auf der Kanalschicht (140), Ladungsspeicherschichten (143) auf der Tunnelisolierschicht (142) in jeweiligen Bereichen zwischen den Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht (142), und erste Sperrisolierschichten (144) jeweils auf den Ladungsspeicherschichten (143). Eine erste Schicht der ersten Sperrisolierschichten (144) ist auf einer oberen Oberfläche, einer unteren Oberfläche und einer Seitenoberfläche einer ersten Schicht der Ladungsspeicherschichten (143). Semiconductor devices are provided. A semiconductor device includes gate electrodes on a substrate and stacked perpendicularly to an upper surface of the substrate. The semiconductor device includes interlayer insulating layers alternately stacked with the gate electrodes. Moreover, the semiconductor device includes channel structures passing through the gate electrodes. Each of the channel structures includes a channel layer extending perpendicularly to the upper surface of the substrate, a tunneling insulating layer on the channel layer, charge storage layers on the tunneling insulating layer in respective regions between the gate electrodes and a side surface of the tunneling insulating layer, and first blocking insulating layers on the charge storage layers, respectively. A first layer of the first blocking insulating layers is on an upper surface, a lower surface, and a side surface of a first layer of the charge storage layers.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102020115750A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102020115750A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102020115750A13</originalsourceid><addsrcrecordid>eNrjZLD3SMxJyknNLEktKssvKspMzigpzUtPzVPIzSxRSE8tKUrNyysBcn0SU4DixcUFqUAlqUXFyRkgpal5PAysaYk5xam8UJqbQdXNNcTZQze1ID8-tbggMTk1L7Uk3sXV0MAICA0NTc1NDRwNjYlVBwDOtTPY</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten</title><source>esp@cenet</source><creator>Lee, Suhyeong ; Lim, Taisoo</creator><creatorcontrib>Lee, Suhyeong ; Lim, Taisoo</creatorcontrib><description>Halbleitervorrichtungen sind vorgesehen. Eine Halbleitervorrichtung (100) weist Gateelektroden (130) auf einem Substrat (101) und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt auf. Die Halbleitervorrichtung (100) weist Zwischenschichtisolierschichten (120) auf, welche alternierend mit den Gateelektroden (130) gestapelt sind. Darüber hinaus weist die Halbleitervorrichtung (100) Kanalstrukturen (CH) auf, welche durch die Gateelektroden (130) hindurchtreten. Jede der Kanalstrukturen (CH) weist eine Kanalschicht (140) auf, welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, eine Tunnelisolierschicht (142) auf der Kanalschicht (140), Ladungsspeicherschichten (143) auf der Tunnelisolierschicht (142) in jeweiligen Bereichen zwischen den Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht (142), und erste Sperrisolierschichten (144) jeweils auf den Ladungsspeicherschichten (143). Eine erste Schicht der ersten Sperrisolierschichten (144) ist auf einer oberen Oberfläche, einer unteren Oberfläche und einer Seitenoberfläche einer ersten Schicht der Ladungsspeicherschichten (143). Semiconductor devices are provided. A semiconductor device includes gate electrodes on a substrate and stacked perpendicularly to an upper surface of the substrate. The semiconductor device includes interlayer insulating layers alternately stacked with the gate electrodes. Moreover, the semiconductor device includes channel structures passing through the gate electrodes. Each of the channel structures includes a channel layer extending perpendicularly to the upper surface of the substrate, a tunneling insulating layer on the channel layer, charge storage layers on the tunneling insulating layer in respective regions between the gate electrodes and a side surface of the tunneling insulating layer, and first blocking insulating layers on the charge storage layers, respectively. A first layer of the first blocking insulating layers is on an upper surface, a lower surface, and a side surface of a first layer of the charge storage layers.</description><language>ger</language><subject>ELECTRICITY</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210304&amp;DB=EPODOC&amp;CC=DE&amp;NR=102020115750A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25547,76298</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210304&amp;DB=EPODOC&amp;CC=DE&amp;NR=102020115750A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Lee, Suhyeong</creatorcontrib><creatorcontrib>Lim, Taisoo</creatorcontrib><title>Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten</title><description>Halbleitervorrichtungen sind vorgesehen. Eine Halbleitervorrichtung (100) weist Gateelektroden (130) auf einem Substrat (101) und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt auf. Die Halbleitervorrichtung (100) weist Zwischenschichtisolierschichten (120) auf, welche alternierend mit den Gateelektroden (130) gestapelt sind. Darüber hinaus weist die Halbleitervorrichtung (100) Kanalstrukturen (CH) auf, welche durch die Gateelektroden (130) hindurchtreten. Jede der Kanalstrukturen (CH) weist eine Kanalschicht (140) auf, welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, eine Tunnelisolierschicht (142) auf der Kanalschicht (140), Ladungsspeicherschichten (143) auf der Tunnelisolierschicht (142) in jeweiligen Bereichen zwischen den Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht (142), und erste Sperrisolierschichten (144) jeweils auf den Ladungsspeicherschichten (143). Eine erste Schicht der ersten Sperrisolierschichten (144) ist auf einer oberen Oberfläche, einer unteren Oberfläche und einer Seitenoberfläche einer ersten Schicht der Ladungsspeicherschichten (143). Semiconductor devices are provided. A semiconductor device includes gate electrodes on a substrate and stacked perpendicularly to an upper surface of the substrate. The semiconductor device includes interlayer insulating layers alternately stacked with the gate electrodes. Moreover, the semiconductor device includes channel structures passing through the gate electrodes. Each of the channel structures includes a channel layer extending perpendicularly to the upper surface of the substrate, a tunneling insulating layer on the channel layer, charge storage layers on the tunneling insulating layer in respective regions between the gate electrodes and a side surface of the tunneling insulating layer, and first blocking insulating layers on the charge storage layers, respectively. A first layer of the first blocking insulating layers is on an upper surface, a lower surface, and a side surface of a first layer of the charge storage layers.</description><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLD3SMxJyknNLEktKssvKspMzigpzUtPzVPIzSxRSE8tKUrNyysBcn0SU4DixcUFqUAlqUXFyRkgpal5PAysaYk5xam8UJqbQdXNNcTZQze1ID8-tbggMTk1L7Uk3sXV0MAICA0NTc1NDRwNjYlVBwDOtTPY</recordid><startdate>20210304</startdate><enddate>20210304</enddate><creator>Lee, Suhyeong</creator><creator>Lim, Taisoo</creator><scope>EVB</scope></search><sort><creationdate>20210304</creationdate><title>Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten</title><author>Lee, Suhyeong ; Lim, Taisoo</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102020115750A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2021</creationdate><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>Lee, Suhyeong</creatorcontrib><creatorcontrib>Lim, Taisoo</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Lee, Suhyeong</au><au>Lim, Taisoo</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten</title><date>2021-03-04</date><risdate>2021</risdate><abstract>Halbleitervorrichtungen sind vorgesehen. Eine Halbleitervorrichtung (100) weist Gateelektroden (130) auf einem Substrat (101) und rechtwinklig zu einer oberen Oberfläche des Substrats (101) gestapelt auf. Die Halbleitervorrichtung (100) weist Zwischenschichtisolierschichten (120) auf, welche alternierend mit den Gateelektroden (130) gestapelt sind. Darüber hinaus weist die Halbleitervorrichtung (100) Kanalstrukturen (CH) auf, welche durch die Gateelektroden (130) hindurchtreten. Jede der Kanalstrukturen (CH) weist eine Kanalschicht (140) auf, welche sich rechtwinklig zu der oberen Oberfläche des Substrats (101) erstreckt, eine Tunnelisolierschicht (142) auf der Kanalschicht (140), Ladungsspeicherschichten (143) auf der Tunnelisolierschicht (142) in jeweiligen Bereichen zwischen den Gateelektroden (130) und einer Seitenoberfläche der Tunnelisolierschicht (142), und erste Sperrisolierschichten (144) jeweils auf den Ladungsspeicherschichten (143). Eine erste Schicht der ersten Sperrisolierschichten (144) ist auf einer oberen Oberfläche, einer unteren Oberfläche und einer Seitenoberfläche einer ersten Schicht der Ladungsspeicherschichten (143). Semiconductor devices are provided. A semiconductor device includes gate electrodes on a substrate and stacked perpendicularly to an upper surface of the substrate. The semiconductor device includes interlayer insulating layers alternately stacked with the gate electrodes. Moreover, the semiconductor device includes channel structures passing through the gate electrodes. Each of the channel structures includes a channel layer extending perpendicularly to the upper surface of the substrate, a tunneling insulating layer on the channel layer, charge storage layers on the tunneling insulating layer in respective regions between the gate electrodes and a side surface of the tunneling insulating layer, and first blocking insulating layers on the charge storage layers, respectively. A first layer of the first blocking insulating layers is on an upper surface, a lower surface, and a side surface of a first layer of the charge storage layers.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102020115750A1
source esp@cenet
subjects ELECTRICITY
title Halbleitervorrichtungen mit getrennten Ladungsspeicherschichten
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-17T02%3A53%3A23IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Lee,%20Suhyeong&rft.date=2021-03-04&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102020115750A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true