ON-CHIP-AUSFÜHRUNG EINES IN-SYSTEM-TESTS UNTER VERWENDUNG EINES VERALLGEMEINERTEN TESTBILDES
Systeme und Verfahren ermöglichen das Aktualisieren von Tests, Testsequenzen, Fehlermodellen und Testbedingungen wie Spannung und Taktfrequenzen über den Lebenszyklus einer sicherheitskritischen Anwendung für komplexe integrierte Schaltungen und Systeme hinweg. Systems and methods enable the updatin...
Gespeichert in:
Hauptverfasser: | , , , , , , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Systeme und Verfahren ermöglichen das Aktualisieren von Tests, Testsequenzen, Fehlermodellen und Testbedingungen wie Spannung und Taktfrequenzen über den Lebenszyklus einer sicherheitskritischen Anwendung für komplexe integrierte Schaltungen und Systeme hinweg.
Systems and methods enable the updating of tests, test sequences, fault models, and test conditions such as voltage and clock frequencies, over the life cycle of a safety critical application for complex integrated circuits and systems. |
---|