Ferroelektrisches Speicherbauelement, Verfahren zum Bilden eines ferroelektrischen FinFET-Speicherbauelements und Integrierter Chip mit in einer Speicherregion angeordneten ferroelektrischen FinFET-Speicherbauelement

Ferroelektrisches Speicherbauelement, aufweisend:ein Paar Source-/Drain-Regionen (106a, 106b), die in einem Substrat (102) angeordnet sind;ein Gate-Dielektrikum (108), das über dem Substrat (102) und zwischen den Source-/Drain-Regionen (106a, 106b) angeordnet ist;eine Gate-Elektrode (118), die auf dem Gate-Dielektrikum (108) angeordnet ist;eine Polarisationsschalt-Struktur (110), die auf der Gate-Elektrode (118) angeordnet ist;ein Paar Seitenwand-Abstandshalter (502), das über dem Substrat (102) und entlang entgegengesetzter Seitenwände der Gate-Elektrode (118) und der Polarisationsschalt-Struktur (110) angeordnet ist, undeine erste selbstausrichtende Kontaktmaske (126), die auf der Gate-Elektrode (118) angeordnet ist und in die die Polarisationsschalt-Struktur (110) über der Gate-Elektrode eingebracht ist. Various embodiments of the present disclosure are directed towards a method of forming a ferroelectric memory device. In the method, a pair of source/drain regions is formed in a substrate. A gate dielectric and a gate electrode are formed over the substrate and between the pair of source/drain regions. A polarization switching structure is formed directly on a top surface of the gate electrode. By arranging the polarization switching structure directly on the gate electrode, smaller pad size can be realized, and more flexible area ratio tuning can be achieved compared to arranging the polarization switching structure under the gate electrode with the aligned sidewall and same lateral dimensions. In addition, since the process of forming gate electrode can endure higher annealing temperatures, such that quality of the ferroelectric structure is better controlled.