Schaltungsanordnung zur Deaktivierung einer Insassenschutzeinrichtung und Insassenschutzsystem
Schaltungsanordnung (3) zur Deaktivierung einer Insassenschutzeinrichtung (1), umfassend ein erstes Schaltmittel (S1) mit einem mit diesem in Reihe geschalteten ersten ohmschen Widerstand (R1), der zusammen mit dem ersten Schaltmittel (S1) und einem parallel zu beiden liegenden zweiten ohmschen Wide...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Schaltungsanordnung (3) zur Deaktivierung einer Insassenschutzeinrichtung (1), umfassend ein erstes Schaltmittel (S1) mit einem mit diesem in Reihe geschalteten ersten ohmschen Widerstand (R1), der zusammen mit dem ersten Schaltmittel (S1) und einem parallel zu beiden liegenden zweiten ohmschen Widerstand (R2) eine erste Parallelschaltung (4) bildet sowie ein zweites Schaltmittel (S2) mit einem mit diesem in Reihe geschalteten dritten ohmschen Widerstand (R3), der zusammen mit dem zweiten Schaltmittel (S2) und einem parallel zu beiden liegenden vierten ohmschen Widerstand (R4) eine zweite Parallelschaltung (5) bildet, wobei die erste Parallelschaltung (4) und die zweite Parallelschaltung (5) zueinander in Reihe geschaltet sind, wobei der Widerstandswert des ersten ohmschen Widerstands (R1) größer als der Widerstandswert des dritten ohmschen Widerstands (R3) ist, wobei der Widerstandswert des zweiten ohmschen Widerstands (R2) größer als der Widerstandswert des ersten ohmschen Widerstands (R1) ist, und wobei der Widerstandswert des vierten ohmschen Widerstands (R4) größer als der Widerstandswert des zweiten ohmschen Widerstands (R2) ist.
A circuit arrangement for deactivating an occupant protection device is indicated, comprising a first switch having a first ohmic resistor connected in series with the first switch. The first ohmic resistor together with the first switch and a second ohmic resistor lying parallel to both form a first parallel connection. The circuit arrangement includes a second switch having a third ohmic resistor connected in series with the second switch. The third ohmic resistor together with the second switch and a fourth ohmic resistor lying parallel to both form a second parallel connection, the first parallel connection and the second parallel connection are connected in series with one another. A resistance value of the first ohmic resistor is greater than the resistance value of the third ohmic resistor, and a resistance value of the second ohmic resistor is greater than the resistance value of the first ohmic resistor. |
---|