Messung, Kalibrierung und Abstimmung des Speicherbus-Arbeitszyklus

Es werden ein Verfahren und eine Vorrichtung zum dynamischen Überwachen, Messen und Einstellen eines Taktarbeitszyklus einer im Betrieb befindlichen Speichervorrichtung offenbart. Eine Speichervorrichtung schließt eine Messschaltung ein, die eine Vielzahl von Flipflop-Registern umfasst, die mit eine...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Grossman, Yuval, Brief, David C, Naidorf, Shlomo
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Es werden ein Verfahren und eine Vorrichtung zum dynamischen Überwachen, Messen und Einstellen eines Taktarbeitszyklus einer im Betrieb befindlichen Speichervorrichtung offenbart. Eine Speichervorrichtung schließt eine Messschaltung ein, die eine Vielzahl von Flipflop-Registern umfasst, die mit einer ersten Eingangsleitung gekoppelt sind, wobei jedes Flipflop-Register einen ersten Eingang und einen zweiten Eingang aufweist. Ein oder mehrere Verzögerungsabgriffe sind mit jedem Flipflop-Register gekoppelt und sind auf einer zweiten Eingangsleitung angeordnet. Während die Vorrichtung in Betrieb ist, wird ein Taktsignal über die erste Eingangsleitung direkt in den ersten Eingang jedes Flipflop-Registers eingegeben. Gleichzeitig wird das Taktsignal in den zweiten Eingang des Flipflop-Registers durch eine oder mehrere Verzögerungsabgriffe über die zweite Eingangsleitung eingegeben. Die Flipflop-Register werden dann gelesen, um den Taktarbeitszyklus der Vorrichtung zu bestimmen, und die Taktfrequenz wird nach Bedarf eingestellt. A method and apparatus for dynamically monitoring, measuring, and adjusting a clock duty cycle of an operating storage device is disclosed. A storage device includes a measuring circuit comprising a plurality of flip flop registers coupled to a first input line, with each flip flop register having a first input and a second input. One or more delay taps are coupled to each flip flop register, and are disposed on a second input line. While the device operates, a clock signal is input directly into the first input of each flip flop register via the first input line. Simultaneously, the clock signal is input into the second input of each flip flop register through the one or more delay taps via the second input line. The flip flop registers are then read to determine the clock duty cycle of the device, and the clock frequency is adjusted as needed.