VERFAHREN UND STRUKTUR ZUR PROZESSBESCHRÄNKENDEN PRODUKTIONSPRÜFUNG

Es wird ein Verfahren zum Herstellen integrierter Schaltungs(IC)-Chips offenbart, welches ein Bilden von wenigstens einer Leitungsstruktur, die ein processlimiting yield (PLY) Prüfen von Prüfvorrichtungen vereinfacht. Eine Leitungsstruktur umfasst eine Anordnung aus Verbindungebereichen und eine Menge an Metallanschlüssen, die die Anordnung umgibt. Jeder Verbindungsbereich umfasst zwei Abschnitte, die jeweils zwei Knoten aufweisen, die mit den Anschlüssen einer entsprechenden zweipoligen Prüfvorrichtung elektrisch verbunden sind. Während eines PLY-Prüfens mit einer Probecard ermöglichen elektrische Verbindungen zwischen den Prüfvorrichtungen und den Metallanschlüssen durch die Verbindungsbereiche, dass jede Prüfvorrichtung einzeln geprüft wird. Optional werden zusätzliche Leitungsstrukturen mit der gleichen Fläche unter der Leitung und übereinander gestapelt gebildet. Diese zusätzlichen Leitungsstrukturen werden zum PLY-Prüfen mit der gleichen Probecard verwendet. Optional werden Blindanschlüsse zwischen gestapelten Leitungsstrukturen gebildet, um die Stabilität zu verbessern. Auch wird eine Halbleiterstruktur offenbart, die entsprechend dieses Verfahrens gebildet wird. Disclosed is a method of manufacturing integrated circuit (IC) chips, which includes forming routing structure(s) that facilitate process limiting yield (PLY) testing of test devices. A routing structure includes an array of link-up regions and a set of metal pads surrounding that array. Each link-up region includes two sections, each having two nodes electrically connected to the terminals of a corresponding two-terminal test device. During PLY testing with a probe card, electrical connections between the test devices and the metal pads through the link-up regions allow each test device to be tested individually. Optionally, additional routing structures with the same footprint are formed down the line and stacked one above the other. These additional routing structures are used for PLY testing with the same probe card. Optionally, dummy pads are formed between stacked routing structures to improve robustness. Also disclosed is a semiconductor structure formed according to this method.