Halbleitervorrichtung

Halbleitervorrichtung, aufweisend:ein Substrat (100),eine n--Typ-Schicht (200),einen n+-Typ-Bereich (400),einen p-Typ-Bereich (300),einen p+-Typ-Bereich (500),eine Gate-Isolierschicht (600),eine Gate-Elektrode (700),eine Source-Elektrode (800), undeine Drain-Elektrode (900),wobei der n+-Typ-Bereich (400):an einer linken Seite der n--Typ-Schicht (200) und an einer rechten Seite der n--Typ-Schicht (200) in einer Draufsicht angeordnet ist undeingerichtet ist zum Ausbilden eines Streifenmusters in einer Draufsicht, wobei der p+-Typ-Bereich (500):an einer äußeren Fläche des n+-Typ-Bereichs (400) in einer Draufsicht angeordnet ist undeingerichtet ist zum Ausbilden eines Streifenmusters in einer Draufsicht, undwobei der p-Typ-Bereich (300):an einer inneren Fläche des n+-Typ-Bereichs (400) in einer Draufsicht angeordnet ist unddurch einen vorbestimmten Abstand entlang einer Longitudinalrichtung des n+-Typ-Bereichs (400) in einer Draufsicht getrennt ist. The present disclosure provides a semiconductor device including a substrate, an n− type layer, an n+ type region, a p type region, a p+ type region, a gate insulating layer, a gate electrode, a source electrode, and a drain electrode, wherein the n+ type region is disposed at a left side and a right side of the n− type layer in a plan view and configured to form in a striped pattern in a plan view, wherein the p+ type region is disposed at an outer surface of the n+ type region in a plan view and configured to form in a striped pattern in a plan view, wherein the p type region is disposed at an inner surface the n+ type region in a plan view and is separated by a predetermined interval along a longitudinal direction of the n+ type region in a plan view.