HALBLEITERVORRICHTUNG UND VERFAHREN ZUR FERTIGUNG DERSELBEN
Eine Halbleitervorrichtung (100) weist auf: eine Basisplatte (4); ein isolierendes Substrat (2), das auf einer oberen Oberfläche der Basisplatte (4) vorgesehen ist; ein leitfähiges Muster (1), das auf einer oberen Oberfläche des isolierenden Substrats (2) vorgesehen ist; einen Halbleiter-Chip (3), d...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Eine Halbleitervorrichtung (100) weist auf: eine Basisplatte (4); ein isolierendes Substrat (2), das auf einer oberen Oberfläche der Basisplatte (4) vorgesehen ist; ein leitfähiges Muster (1), das auf einer oberen Oberfläche des isolierenden Substrats (2) vorgesehen ist; einen Halbleiter-Chip (3), der auf einer oberen Oberfläche des leitfähigen Musters (1) angebracht ist; ein Gehäuse (5), das die Basisplatte (4), das isolierende Substrat (2), das leitfähige Muster (1) und den Halbleiter-Chip (3) umgibt; ein Versiegelungsharz (7), das ein Inneres des Gehäuses (5) versiegelt; und einen externen Verbindungsanschluss (6), der an dem Gehäuse (5) vorgesehen ist. Ein Endbereich des externen Verbindungsanschlusses (6) ist mit dem leitfähigen Muster (1) verbunden, das Gehäuse (5) weist einen Anschlusseinführbereich (5c), der ein Einführen des anderen Endbereichs des externen Verbindungsanschlusses (6) ermöglicht, in einem Umfangswandbereich (5a) davon auf, und ein anderer Bereich des externen Verbindungsanschlusses (6) als der andere Endbereich ist durch das Versiegelungsharz (7) versiegelt, wobei der andere Endbereich in dem Anschlusseinführbereich (5c) eingeführt ist.
A semiconductor device includes: a base plate; an insulating substrate provided on an upper surface of the base plate; a conductive pattern provided on an upper surface of the insulating substrate; a semiconductor chip mounted on an upper surface of the conductive pattern; a case surrounding the base plate, the insulating substrate, the conductive pattern, and the semiconductor chip; a sealing resin sealing an interior of the case; and an external connection terminal provided to the case. One end portion of the external connection terminal is connected to the conductive pattern, the case has a terminal insertion portion enabling insertion of the other end portion of the external connection terminal in a peripheral wall portion thereof, and a portion of the external connection terminal other than the other end portion is sealed by the sealing resin with the other end portion being inserted in the terminal insertion portion. |
---|