Halbleiteranordnung

Halbleiteranordnung, mit einer Mehrschichtstruktur aufweisend:- eine erste Halbleiterschicht (3) eines ersten Leitfähigkeitstyps;- eine zweite Halbleiterschicht (4) eines zweiten Leitfähigkeitstyps, die an einer Vorderseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine dritte Halbleitersch...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Fujii, Hidenori
Format:	Patent
Sprache:	ger
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

container_end_page
container_issue
container_start_page
container_title
container_volume
creator	Fujii, Hidenori
description	Halbleiteranordnung, mit einer Mehrschichtstruktur aufweisend:- eine erste Halbleiterschicht (3) eines ersten Leitfähigkeitstyps;- eine zweite Halbleiterschicht (4) eines zweiten Leitfähigkeitstyps, die an einer Vorderseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine dritte Halbleiterschicht (7) des ersten Leitfähigkeitstyps, die an einer Rückseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine vierte Halbleiterschicht (5) des ersten Leitfähigkeitstyps und eine fünfte Halbleiterschicht (6) des zweiten Leitfähigkeitstyps, die an einer Rückseite der dritten Halbleiterschicht (7) oder sowohl an der Rückseite der ersten Halbleiterschicht (3) als auch der dritten Halbleiterschicht (7) auf solche Art und Weise ausgebildet sind, dass die vierte Halbleiterschicht (5) und die fünfte Halbleiterschicht (6) in einer Draufsicht benachbart zueinander sind oder benachbarte Abschnitte der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) sich in einer Draufsicht gegenseitig überlagern;- eine erste Elektrode (8), die eine Vorderseite der zweiten Halbleiterschicht (4) abdeckt; und- eine zweite Elektrode (16), die eine Rückseite der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) abdeckt, und wobei:- eine vertikale Position der vierten Halbleiterschicht (5) in der Mehrschichtstruktur und eine vertikale Position der fünften Halbleiterschicht (6) in der Mehrschichtstruktur sich voneinander unterscheiden,- eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, sich voneinander unterscheiden,- die Mehrschichtstruktur des Weiteren eine dritte Elektrode (15) aufweist, die zwischen der vierten Halbleiterschicht (5) und der zweiten Elektrode (16) ausgebildet ist, und- eine Differenz zwischen der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, identisch ist mit einer Dicke, die erhalten wird durch Addieren eines Höhenunterschieds zwischen der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) zu einer Dicke der dritten Elektrode (15). A semiconductor device includes a multilayer structure including an n− i layer, a p anode layer formed on th
format	Patent
fullrecord	<record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102017212818B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102017212818B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102017212818B43</originalsourceid><addsrcrecordid>eNrjZBD2SMxJyknNLEktSszLL0rJK81L52FgTUvMKU7lhdLcDKpuriHOHrqpBfnxqcUFicmpeakl8S6uhgZGBobmRoZGFoYWTibGxKoDAEYKIkY</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleiteranordnung</title><source>esp@cenet</source><creator>Fujii, Hidenori</creator><creatorcontrib>Fujii, Hidenori</creatorcontrib><description>Halbleiteranordnung, mit einer Mehrschichtstruktur aufweisend:- eine erste Halbleiterschicht (3) eines ersten Leitfähigkeitstyps;- eine zweite Halbleiterschicht (4) eines zweiten Leitfähigkeitstyps, die an einer Vorderseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine dritte Halbleiterschicht (7) des ersten Leitfähigkeitstyps, die an einer Rückseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine vierte Halbleiterschicht (5) des ersten Leitfähigkeitstyps und eine fünfte Halbleiterschicht (6) des zweiten Leitfähigkeitstyps, die an einer Rückseite der dritten Halbleiterschicht (7) oder sowohl an der Rückseite der ersten Halbleiterschicht (3) als auch der dritten Halbleiterschicht (7) auf solche Art und Weise ausgebildet sind, dass die vierte Halbleiterschicht (5) und die fünfte Halbleiterschicht (6) in einer Draufsicht benachbart zueinander sind oder benachbarte Abschnitte der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) sich in einer Draufsicht gegenseitig überlagern;- eine erste Elektrode (8), die eine Vorderseite der zweiten Halbleiterschicht (4) abdeckt; und- eine zweite Elektrode (16), die eine Rückseite der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) abdeckt, und wobei:- eine vertikale Position der vierten Halbleiterschicht (5) in der Mehrschichtstruktur und eine vertikale Position der fünften Halbleiterschicht (6) in der Mehrschichtstruktur sich voneinander unterscheiden,- eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, sich voneinander unterscheiden,- die Mehrschichtstruktur des Weiteren eine dritte Elektrode (15) aufweist, die zwischen der vierten Halbleiterschicht (5) und der zweiten Elektrode (16) ausgebildet ist, und- eine Differenz zwischen der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, identisch ist mit einer Dicke, die erhalten wird durch Addieren eines Höhenunterschieds zwischen der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) zu einer Dicke der dritten Elektrode (15). A semiconductor device includes a multilayer structure including an n− i layer, a p anode layer formed on the front surface of the n− i layer, an n− buffer layer formed on the back surface of the n− i layer, an n+ cathode layer and a p collector layer formed on the back surface of the n− buffer layer or on the back surfaces of the n− i layer and the n− buffer layer such that the n+ cathode layer and the p collector layer are adjacent to each other in a plan view or adjacent portions thereof overlap each other in a plan view, a front surface electrode, and a back surface electrode. A vertical position in the multilayer structure of the n+ cathode layer in the multilayer structure differs from that of the p collector layer.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220623&DB=EPODOC&CC=DE&NR=102017212818B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220623&DB=EPODOC&CC=DE&NR=102017212818B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Fujii, Hidenori</creatorcontrib><title>Halbleiteranordnung</title><description>Halbleiteranordnung, mit einer Mehrschichtstruktur aufweisend:- eine erste Halbleiterschicht (3) eines ersten Leitfähigkeitstyps;- eine zweite Halbleiterschicht (4) eines zweiten Leitfähigkeitstyps, die an einer Vorderseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine dritte Halbleiterschicht (7) des ersten Leitfähigkeitstyps, die an einer Rückseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine vierte Halbleiterschicht (5) des ersten Leitfähigkeitstyps und eine fünfte Halbleiterschicht (6) des zweiten Leitfähigkeitstyps, die an einer Rückseite der dritten Halbleiterschicht (7) oder sowohl an der Rückseite der ersten Halbleiterschicht (3) als auch der dritten Halbleiterschicht (7) auf solche Art und Weise ausgebildet sind, dass die vierte Halbleiterschicht (5) und die fünfte Halbleiterschicht (6) in einer Draufsicht benachbart zueinander sind oder benachbarte Abschnitte der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) sich in einer Draufsicht gegenseitig überlagern;- eine erste Elektrode (8), die eine Vorderseite der zweiten Halbleiterschicht (4) abdeckt; und- eine zweite Elektrode (16), die eine Rückseite der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) abdeckt, und wobei:- eine vertikale Position der vierten Halbleiterschicht (5) in der Mehrschichtstruktur und eine vertikale Position der fünften Halbleiterschicht (6) in der Mehrschichtstruktur sich voneinander unterscheiden,- eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, sich voneinander unterscheiden,- die Mehrschichtstruktur des Weiteren eine dritte Elektrode (15) aufweist, die zwischen der vierten Halbleiterschicht (5) und der zweiten Elektrode (16) ausgebildet ist, und- eine Differenz zwischen der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, identisch ist mit einer Dicke, die erhalten wird durch Addieren eines Höhenunterschieds zwischen der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) zu einer Dicke der dritten Elektrode (15). A semiconductor device includes a multilayer structure including an n− i layer, a p anode layer formed on the front surface of the n− i layer, an n− buffer layer formed on the back surface of the n− i layer, an n+ cathode layer and a p collector layer formed on the back surface of the n− buffer layer or on the back surfaces of the n− i layer and the n− buffer layer such that the n+ cathode layer and the p collector layer are adjacent to each other in a plan view or adjacent portions thereof overlap each other in a plan view, a front surface electrode, and a back surface electrode. A vertical position in the multilayer structure of the n+ cathode layer in the multilayer structure differs from that of the p collector layer.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBD2SMxJyknNLEktSszLL0rJK81L52FgTUvMKU7lhdLcDKpuriHOHrqpBfnxqcUFicmpeakl8S6uhgZGBobmRoZGFoYWTibGxKoDAEYKIkY</recordid><startdate>20220623</startdate><enddate>20220623</enddate><creator>Fujii, Hidenori</creator><scope>EVB</scope></search><sort><creationdate>20220623</creationdate><title>Halbleiteranordnung</title><author>Fujii, Hidenori</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102017212818B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2022</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Fujii, Hidenori</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Fujii, Hidenori</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleiteranordnung</title><date>2022-06-23</date><risdate>2022</risdate><abstract>Halbleiteranordnung, mit einer Mehrschichtstruktur aufweisend:- eine erste Halbleiterschicht (3) eines ersten Leitfähigkeitstyps;- eine zweite Halbleiterschicht (4) eines zweiten Leitfähigkeitstyps, die an einer Vorderseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine dritte Halbleiterschicht (7) des ersten Leitfähigkeitstyps, die an einer Rückseite der ersten Halbleiterschicht (3) ausgebildet ist;- eine vierte Halbleiterschicht (5) des ersten Leitfähigkeitstyps und eine fünfte Halbleiterschicht (6) des zweiten Leitfähigkeitstyps, die an einer Rückseite der dritten Halbleiterschicht (7) oder sowohl an der Rückseite der ersten Halbleiterschicht (3) als auch der dritten Halbleiterschicht (7) auf solche Art und Weise ausgebildet sind, dass die vierte Halbleiterschicht (5) und die fünfte Halbleiterschicht (6) in einer Draufsicht benachbart zueinander sind oder benachbarte Abschnitte der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) sich in einer Draufsicht gegenseitig überlagern;- eine erste Elektrode (8), die eine Vorderseite der zweiten Halbleiterschicht (4) abdeckt; und- eine zweite Elektrode (16), die eine Rückseite der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) abdeckt, und wobei:- eine vertikale Position der vierten Halbleiterschicht (5) in der Mehrschichtstruktur und eine vertikale Position der fünften Halbleiterschicht (6) in der Mehrschichtstruktur sich voneinander unterscheiden,- eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und eine Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, sich voneinander unterscheiden,- die Mehrschichtstruktur des Weiteren eine dritte Elektrode (15) aufweist, die zwischen der vierten Halbleiterschicht (5) und der zweiten Elektrode (16) ausgebildet ist, und- eine Differenz zwischen der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die vierte Halbleiterschicht (5) aufweist, und der Dicke der ersten Halbleiterschicht (3) in der Mehrschichtstruktur, die die fünfte Halbleiterschicht (6) aufweist, identisch ist mit einer Dicke, die erhalten wird durch Addieren eines Höhenunterschieds zwischen der vierten Halbleiterschicht (5) und der fünften Halbleiterschicht (6) zu einer Dicke der dritten Elektrode (15). A semiconductor device includes a multilayer structure including an n− i layer, a p anode layer formed on the front surface of the n− i layer, an n− buffer layer formed on the back surface of the n− i layer, an n+ cathode layer and a p collector layer formed on the back surface of the n− buffer layer or on the back surfaces of the n− i layer and the n− buffer layer such that the n+ cathode layer and the p collector layer are adjacent to each other in a plan view or adjacent portions thereof overlap each other in a plan view, a front surface electrode, and a back surface electrode. A vertical position in the multilayer structure of the n+ cathode layer in the multilayer structure differs from that of the p collector layer.</abstract><oa>free_for_read</oa></addata></record>
fulltext	fulltext_linktorsrc
identifier
ispartof
issn
language	ger
recordid	cdi_epo_espacenet_DE102017212818B4
source	esp@cenet
subjects	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
title	Halbleiteranordnung
url	https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-05T20%3A21%3A45IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Fujii,%20Hidenori&rft.date=2022-06-23&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102017212818B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true