Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil

Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil

Ein Halbleiterbauteil, das umfasst:eine Versorgungsleitung (24, 150);ein SOI-Substrat (100) mit einer Halbleiterschicht (103) und einem Halbleitervollsubstrat (101) mit einem ersten dotierten Gebiet;ein erstes Transistorbauteil, das in und über dem SOI-Substrat (100) ausgebildet ist und ein erstes G...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Lorenz, Ingolf, Hensel, Ulrich, Narisetty, Haritez, Block, Stefan, Zier, Michael, Faul, Juergen
Format: Patent
Sprache:ger
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Lorenz, Ingolf
Hensel, Ulrich
Narisetty, Haritez
Block, Stefan
Zier, Michael
Faul, Juergen
description Ein Halbleiterbauteil, das umfasst:eine Versorgungsleitung (24, 150);ein SOI-Substrat (100) mit einer Halbleiterschicht (103) und einem Halbleitervollsubstrat (101) mit einem ersten dotierten Gebiet;ein erstes Transistorbauteil, das in und über dem SOI-Substrat (100) ausgebildet ist und ein erstes Gatedielektrikum (115), das über der Halbleiterschicht (103) ausgebildet ist, und eine erste Gateelektrode (130), die über dem ersten Gatedielektrikum (115) ausgebildet ist, umfasst;eine erste Diode (22, 140), die elektrisch mit der ersten Gateelektrode (130) verbunden ist; undeine zweite Diode (23, 142), die elektrisch mit der ersten Diode (22, 140) und der Versorgungsleitung (24, 150) verbunden ist, wobei die erste (22, 140) und zweite Diode (23, 142) teilweise in dem ersten dotierten Gebiet ausgebildet sind; und wobeidas SOI-Substrat (100) eine vergrabene Isolationsschicht (102) umfasst, die zwischen dem Halbleitervollsubstrat (101) und der Halbleiterschicht (103) ausgebildet ist, und in dem die erste Diode (22, 140) einen ersten PN-Übergang umfasst, der unter einer ersten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist, und die zweite Diode (23, 142) einen zweiten PN-Übergang umfasst, der unter einer zweiten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist. It is provided a semiconductor device comprising a power line, a Silicon-on-Insulator, SOI, substrate comprising a semiconductor layer and a semiconductor bulk substrate comprising a first doped region, a first transistor device formed in and above the SOI substrate and comprising a first gate dielectric formed over the semiconductor layer and a first gate electrode formed over the gate dielectric, a first diode electrically connected to the first gate electrode and a second diode electrically connected to the first diode and the power line; and wherein the first and second diodes are partially formed in the first doped region.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102017201249B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102017201249B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102017201249B43</originalsourceid><addsrcrecordid>eNrjZEj0SMxJyknNLEktSkosLUnNzFEozUtRSM3MUwhLLUpLzChKzVOoKs0F8Yoy89JTi_IUUlKLFRzzSlLz8lLzUtPSUrNLihWA6oF6UnMVMMzjYWBNS8wpTuWF0twMqm6uIc4euqkF-fGpxQWJyUBTSuJdXA0NjAwMzYHYyMTSycSYWHUAMW8_qg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil</title><source>esp@cenet</source><creator>Lorenz, Ingolf ; Hensel, Ulrich ; Narisetty, Haritez ; Block, Stefan ; Zier, Michael ; Faul, Juergen</creator><creatorcontrib>Lorenz, Ingolf ; Hensel, Ulrich ; Narisetty, Haritez ; Block, Stefan ; Zier, Michael ; Faul, Juergen</creatorcontrib><description>Ein Halbleiterbauteil, das umfasst:eine Versorgungsleitung (24, 150);ein SOI-Substrat (100) mit einer Halbleiterschicht (103) und einem Halbleitervollsubstrat (101) mit einem ersten dotierten Gebiet;ein erstes Transistorbauteil, das in und über dem SOI-Substrat (100) ausgebildet ist und ein erstes Gatedielektrikum (115), das über der Halbleiterschicht (103) ausgebildet ist, und eine erste Gateelektrode (130), die über dem ersten Gatedielektrikum (115) ausgebildet ist, umfasst;eine erste Diode (22, 140), die elektrisch mit der ersten Gateelektrode (130) verbunden ist; undeine zweite Diode (23, 142), die elektrisch mit der ersten Diode (22, 140) und der Versorgungsleitung (24, 150) verbunden ist, wobei die erste (22, 140) und zweite Diode (23, 142) teilweise in dem ersten dotierten Gebiet ausgebildet sind; und wobeidas SOI-Substrat (100) eine vergrabene Isolationsschicht (102) umfasst, die zwischen dem Halbleitervollsubstrat (101) und der Halbleiterschicht (103) ausgebildet ist, und in dem die erste Diode (22, 140) einen ersten PN-Übergang umfasst, der unter einer ersten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist, und die zweite Diode (23, 142) einen zweiten PN-Übergang umfasst, der unter einer zweiten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist. It is provided a semiconductor device comprising a power line, a Silicon-on-Insulator, SOI, substrate comprising a semiconductor layer and a semiconductor bulk substrate comprising a first doped region, a first transistor device formed in and above the SOI substrate and comprising a first gate dielectric formed over the semiconductor layer and a first gate electrode formed over the gate dielectric, a first diode electrically connected to the first gate electrode and a second diode electrically connected to the first diode and the power line; and wherein the first and second diodes are partially formed in the first doped region.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2020</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200709&amp;DB=EPODOC&amp;CC=DE&amp;NR=102017201249B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200709&amp;DB=EPODOC&amp;CC=DE&amp;NR=102017201249B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Lorenz, Ingolf</creatorcontrib><creatorcontrib>Hensel, Ulrich</creatorcontrib><creatorcontrib>Narisetty, Haritez</creatorcontrib><creatorcontrib>Block, Stefan</creatorcontrib><creatorcontrib>Zier, Michael</creatorcontrib><creatorcontrib>Faul, Juergen</creatorcontrib><title>Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil</title><description>Ein Halbleiterbauteil, das umfasst:eine Versorgungsleitung (24, 150);ein SOI-Substrat (100) mit einer Halbleiterschicht (103) und einem Halbleitervollsubstrat (101) mit einem ersten dotierten Gebiet;ein erstes Transistorbauteil, das in und über dem SOI-Substrat (100) ausgebildet ist und ein erstes Gatedielektrikum (115), das über der Halbleiterschicht (103) ausgebildet ist, und eine erste Gateelektrode (130), die über dem ersten Gatedielektrikum (115) ausgebildet ist, umfasst;eine erste Diode (22, 140), die elektrisch mit der ersten Gateelektrode (130) verbunden ist; undeine zweite Diode (23, 142), die elektrisch mit der ersten Diode (22, 140) und der Versorgungsleitung (24, 150) verbunden ist, wobei die erste (22, 140) und zweite Diode (23, 142) teilweise in dem ersten dotierten Gebiet ausgebildet sind; und wobeidas SOI-Substrat (100) eine vergrabene Isolationsschicht (102) umfasst, die zwischen dem Halbleitervollsubstrat (101) und der Halbleiterschicht (103) ausgebildet ist, und in dem die erste Diode (22, 140) einen ersten PN-Übergang umfasst, der unter einer ersten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist, und die zweite Diode (23, 142) einen zweiten PN-Übergang umfasst, der unter einer zweiten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist. It is provided a semiconductor device comprising a power line, a Silicon-on-Insulator, SOI, substrate comprising a semiconductor layer and a semiconductor bulk substrate comprising a first doped region, a first transistor device formed in and above the SOI substrate and comprising a first gate dielectric formed over the semiconductor layer and a first gate electrode formed over the gate dielectric, a first diode electrically connected to the first gate electrode and a second diode electrically connected to the first diode and the power line; and wherein the first and second diodes are partially formed in the first doped region.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2020</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZEj0SMxJyknNLEktSkosLUnNzFEozUtRSM3MUwhLLUpLzChKzVOoKs0F8Yoy89JTi_IUUlKLFRzzSlLz8lLzUtPSUrNLihWA6oF6UnMVMMzjYWBNS8wpTuWF0twMqm6uIc4euqkF-fGpxQWJyUBTSuJdXA0NjAwMzYHYyMTSycSYWHUAMW8_qg</recordid><startdate>20200709</startdate><enddate>20200709</enddate><creator>Lorenz, Ingolf</creator><creator>Hensel, Ulrich</creator><creator>Narisetty, Haritez</creator><creator>Block, Stefan</creator><creator>Zier, Michael</creator><creator>Faul, Juergen</creator><scope>EVB</scope></search><sort><creationdate>20200709</creationdate><title>Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil</title><author>Lorenz, Ingolf ; Hensel, Ulrich ; Narisetty, Haritez ; Block, Stefan ; Zier, Michael ; Faul, Juergen</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102017201249B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2020</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Lorenz, Ingolf</creatorcontrib><creatorcontrib>Hensel, Ulrich</creatorcontrib><creatorcontrib>Narisetty, Haritez</creatorcontrib><creatorcontrib>Block, Stefan</creatorcontrib><creatorcontrib>Zier, Michael</creatorcontrib><creatorcontrib>Faul, Juergen</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Lorenz, Ingolf</au><au>Hensel, Ulrich</au><au>Narisetty, Haritez</au><au>Block, Stefan</au><au>Zier, Michael</au><au>Faul, Juergen</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil</title><date>2020-07-09</date><risdate>2020</risdate><abstract>Ein Halbleiterbauteil, das umfasst:eine Versorgungsleitung (24, 150);ein SOI-Substrat (100) mit einer Halbleiterschicht (103) und einem Halbleitervollsubstrat (101) mit einem ersten dotierten Gebiet;ein erstes Transistorbauteil, das in und über dem SOI-Substrat (100) ausgebildet ist und ein erstes Gatedielektrikum (115), das über der Halbleiterschicht (103) ausgebildet ist, und eine erste Gateelektrode (130), die über dem ersten Gatedielektrikum (115) ausgebildet ist, umfasst;eine erste Diode (22, 140), die elektrisch mit der ersten Gateelektrode (130) verbunden ist; undeine zweite Diode (23, 142), die elektrisch mit der ersten Diode (22, 140) und der Versorgungsleitung (24, 150) verbunden ist, wobei die erste (22, 140) und zweite Diode (23, 142) teilweise in dem ersten dotierten Gebiet ausgebildet sind; und wobeidas SOI-Substrat (100) eine vergrabene Isolationsschicht (102) umfasst, die zwischen dem Halbleitervollsubstrat (101) und der Halbleiterschicht (103) ausgebildet ist, und in dem die erste Diode (22, 140) einen ersten PN-Übergang umfasst, der unter einer ersten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist, und die zweite Diode (23, 142) einen zweiten PN-Übergang umfasst, der unter einer zweiten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist. It is provided a semiconductor device comprising a power line, a Silicon-on-Insulator, SOI, substrate comprising a semiconductor layer and a semiconductor bulk substrate comprising a first doped region, a first transistor device formed in and above the SOI substrate and comprising a first gate dielectric formed over the semiconductor layer and a first gate electrode formed over the gate dielectric, a first diode electrically connected to the first gate electrode and a second diode electrically connected to the first diode and the power line; and wherein the first and second diodes are partially formed in the first doped region.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102017201249B4
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-06T06%3A11%3A00IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Lorenz,%20Ingolf&rft.date=2020-07-09&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102017201249B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true