Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil

Ein Halbleiterbauteil, das umfasst:eine Versorgungsleitung (24, 150);ein SOI-Substrat (100) mit einer Halbleiterschicht (103) und einem Halbleitervollsubstrat (101) mit einem ersten dotierten Gebiet;ein erstes Transistorbauteil, das in und über dem SOI-Substrat (100) ausgebildet ist und ein erstes Gatedielektrikum (115), das über der Halbleiterschicht (103) ausgebildet ist, und eine erste Gateelektrode (130), die über dem ersten Gatedielektrikum (115) ausgebildet ist, umfasst;eine erste Diode (22, 140), die elektrisch mit der ersten Gateelektrode (130) verbunden ist; undeine zweite Diode (23, 142), die elektrisch mit der ersten Diode (22, 140) und der Versorgungsleitung (24, 150) verbunden ist, wobei die erste (22, 140) und zweite Diode (23, 142) teilweise in dem ersten dotierten Gebiet ausgebildet sind; und wobeidas SOI-Substrat (100) eine vergrabene Isolationsschicht (102) umfasst, die zwischen dem Halbleitervollsubstrat (101) und der Halbleiterschicht (103) ausgebildet ist, und in dem die erste Diode (22, 140) einen ersten PN-Übergang umfasst, der unter einer ersten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist, und die zweite Diode (23, 142) einen zweiten PN-Übergang umfasst, der unter einer zweiten Öffnung in der vergrabenen Isolationsschicht (102) positioniert ist. It is provided a semiconductor device comprising a power line, a Silicon-on-Insulator, SOI, substrate comprising a semiconductor layer and a semiconductor bulk substrate comprising a first doped region, a first transistor device formed in and above the SOI substrate and comprising a first gate dielectric formed over the semiconductor layer and a first gate electrode formed over the gate dielectric, a first diode electrically connected to the first gate electrode and a second diode electrically connected to the first diode and the power line; and wherein the first and second diodes are partially formed in the first doped region.