Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung

Ein Verfahren umfasst das Bilden einer dielektrischen Zwischenschicht (Inter-layer Dielectric - ILD), die einen Abschnitt auf einer gleichen Höhe wie ein Metall-Gate eines Transistors aufweist. Die ILD und das Metall-Gate sind Teile eines Wafers. Die ILD wird geätzt, um eine Kontaktöffnung zu bilden. Der Wafer wird in einem PVD-Werkzeug mit einem Metall-Target in dem PVD-Werkzeug platziert. Das Metall-Target weist einen ersten Abstand von einem Magneten über dem Metall-Target und einen zweiten Abstand von dem Wafer auf. Ein Verhältnis des ersten Abstands zum zweiten Abstand ist höher als etwa 0,02. Eine Metallschicht wird auf dem Wafer abgeschieden, wobei die Metallschicht einen Bodenabschnitt in der Kontaktöffnung und einen Seitenwandabschnitt in der Kontaktöffnung umfasst. Ein Tempern wird durchgeführt, um den Bodenabschnitt der Metallschicht mit dem Source/Drain-Gebiet zu reagieren, um ein Silicid-Gebiet zu bilden. A method includes forming an Inter-layer Dielectric (ILD) having a portion at a same level as a metal gate of a transistor. The ILD and the metal gate are parts of a wafer. The ILD is etched to form a contact opening. The wafer is placed into a PVD tool, with a metal target in the PVD tool. The metal target has a first spacing from a magnet over the metal target, and a second spacing from the wafer. A ratio of the first spacing to the second spacing is greater than about 0.02. A metal layer is deposited on the wafer, with the metal layer having a bottom portion in the contact opening, and a sidewall portion in the contact opening. An anneal is performed to react the bottom portion of the metal layer with the source/drain region to form a silicide region.