Leistungselektronische Anordnung mit einer Haftschicht sowie Verfahren zur Herstellung dieser Anordnung

Es wird ein Verfahren und eine hiermit hergestellte Anordnung vorgeschlagen, die ausgebildet ist mit einem Substrat, mit einem Leistungshalbleiterbauelement und einer dazwischen angeordneten Haftschicht, wobei das Substrat eine erste dem Leistungshalbleiterbauelement zugewandte Oberfläche aufweist, wobei das Leistungshalbleiterbauelement eine dritte dem Substrat zugewandte Oberfläche aufweist, wobei die Haftschicht eine zweite Oberfläche aufweist, die in, vorzugsweise vollflächigem, Kontakt mit der dritten Oberfläche steht und eine erste stetige Oberflächenkontur mit einer ersten Rauheit aufweist und wobei eine vierte Oberfläche des Leistungshalbleiterbauelement, die der dritten gegenüberliegt eine zweite Oberflächenkontur mit einer zweite Rauheit aufweist, wobei diese zweite Oberflächenkontur der ersten Oberflächenkontur folgt. A power electronics method and assembly produced by the method. The assembly has a substrate, having a power semiconductor element, and an adhesion layer disposed therebetween, wherein the substrate has a first surface that faces a power semiconductor element, a power semiconductor element has a third surface that faces the substrate, the adhesion layer has a second surface which, preferably across the full area, contacts the third surface and has a first consistent surface contour having a first roughness, and wherein a fourth surface of the power semiconductor element that is opposite the third surface has a second surface contour having a second roughness, said second surface contour following the first surface contour.