Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung
Ein Halbleitervorrichtung (1) weist eine erste Steuerschaltung auf, welche eine erste Kindtaktquelle (untergeordnete Taktquelle) steuert, um ein Taktsignal von einer Elterntaktquelle (übergeordnete Taktquelle) zu empfangen, eine erste Kanalverwaltungs (CM)-Schaltung (130), welche eine erste Taktanfo...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Ein Halbleitervorrichtung (1) weist eine erste Steuerschaltung auf, welche eine erste Kindtaktquelle (untergeordnete Taktquelle) steuert, um ein Taktsignal von einer Elterntaktquelle (übergeordnete Taktquelle) zu empfangen, eine erste Kanalverwaltungs (CM)-Schaltung (130), welche eine erste Taktanforderung zu der ersten Steuerschaltung in Antwort auf eine zweite Taktanforderung, welche von einem ersten IP-Block empfangen wird, überträgt, eine zweite Steuerschaltung, welche eine zweite Kindtaktquelle steuert, um das Taktsignal von der Elterntaktquelle zu empfangen, eine zweite CM-Schaltung (132), welche eine dritte Taktanforderung zu der zweiten Steuerschaltung in Antwort auf eine vierte Taktanforderung überträgt, welche von einem zweiten IP-Block (210) empfangen wird, und eine Leistungsverwaltungseinheit, welche einen Leistungssteuerbefehl zu der ersten CM-Schaltung (130) und der zweiten CM-Schaltung (132) überträgt, um einen Leistungszustand des ersten IP-Blocks (200) und des zweiten IP-Blocks (210) zu steuern. Die erste CM-Schaltung und die zweite tauschen Signale aus, um eine Master-Slave-Beziehung aufrecht zu erhalten.
A semiconductor device includes a first control circuit controlling a first child clock source to receive a clock signal from a parent clock source, a first channel management (CM) circuit transmitting a first clock request to the first control circuit in response to a second clock request received from a first IP block, a second control circuit controlling a second child clock source to receive the clock signal from the parent clock source, a second CM circuit transmitting a third clock request to the second control circuit in response to a fourth clock request received from a second IP block, and a power management unit transmitting a power control command to the first CM circuit and the second CM circuit to control a power state of the first IP block and the second IP block. The first CM circuit and the second exchange signals to maintain a master-slave relationship. |
---|