Verfahren zum Herstellen einer P-Kanal-FET-Vorrichtung mit einem SiGe-Kanal

Verfahren zum Bilden einer Halbleitervorrichtung (100, 200, 300), wobei das Verfahren umfasst: ein Bereitstellen eines Halbleiter-auf-Isolator-Wafers, umfassend eine erste Halbleiterschicht (12, 202, 302) mit einer ersten Materialkomponente, wobei die erste Halbleiterschicht (12, 202, 302) auf einer vergrabenen Oxidschicht (11, 201, 301) gebildet ist; und ein Bilden eines Kanalgebiets einer P-Kanal-Transistorvorrichtung, umfassend: ein Bilden einer zweiten Halbleiterschicht (14, 203, 306) lediglich über einem ersten Gebiet der ersten Halbleiterschicht (12, 202, 302), wobei die zweite Halbleiterschicht (14, 203, 306) die erste Materialkomponente und eine von der ersten Materialkomponente verschiedene zweite Materialkomponente umfasst; ein Bilden einer Öffnung (15, 308') in der ersten Halbleiterschicht (12, 202, 302) außerhalb des ersten Gebiets an der zweiten Halbleiterschicht (14, 203, 306); und ein nachfolgendes Durchführen eines thermischen Ausheizens, um die zweite Materialkomponente aus der zweiten Halbleiterschicht (14, 203, 306) in die erste Halbleiterschicht (12, 202, 302) zu treiben; wobei das thermische Ausheizen in einer Oxid unterstützten Kondensation der zweiten Halbleiterschicht (14, 203, 306) in die erste Halbleiterschicht (12, 202, 302) resultiert. A method of forming a semiconductor device is provided including providing a semiconductor-on-insulator (SOI) wafer comprising a first semiconductor layer comprising a first material component and formed on a buried oxide (BOX) layer, and forming a channel region of a P-channel transistor device, including forming a second semiconductor layer only over a first portion of the first semiconductor layer, wherein the second semiconductor layer comprises the first material component and a second material component different from the first material component, forming an opening in the first semiconductor layer outside the first portion and subsequently performing a thermal anneal to push the second material component from the second semiconductor layer into the first semiconductor layer.