HALBLEITERCHIP

Gemäß einer Ausführungsform wird ein Halbleiterchip umfassend einen Halbleiterchipkörper und eine Halbleiterchipschaltung auf dem Körper und umfassend einen ersten Schaltungspfad, welcher mit einem ersten Knoten und einem zweiten Knoten gekoppelt ist, und umfassend wenigstens zwei Gate-Isolator-Halbleiterstrukturen und einen zweiten Schaltungspfad, welcher mit dem ersten Knoten und dem zweiten Knoten gekoppelt ist, und umfassend wenigstens zwei Gate-Isolator-Halbleiterstrukturen beschrieben. Der erste und der zweite Schaltungspfad sind verbunden, um den ersten und den zweiten Knoten auf komplementäre Logikzustände zu setzen. In jedem des ersten und des zweiten Schaltungspfads ist wenigstens eine der Gate-Isolator-Halbleiterstrukturen als Feldeffekttransistor ausgelegt. In wenigstens einem von dem ersten und dem zweiten Schaltungspfad ist wenigstens eine der Gate-Isolator-Halbleiterstrukturen ausgelegt, den Schaltungspfad mit dem Halbleiterkörper zu verbinden. According to one embodiment, a semiconductor chip is described including a semiconductor chip body and a semiconductor chip circuit on the body and including a first circuit path coupled to a first and a second node and including at least two gate-insulator-semiconductor structures and a second circuit path coupled to the first and the second node and including at least two gate-insulator-semiconductor structures. The first and the second circuit path are connected to set the first and the second node to complementary logic states. In each of the first and the second circuit path, at least one of the gate-insulator-semiconductor structures is configured as field effect transistor. In at least one of the first and the second circuit path, at least one of the gate-insulator-semiconductor structures is configured to connect the circuit path to the semiconductor body.