Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung

In verschiedenen Ausführungsformen wird eine Speicherschaltung bereitgestellt. Die Speicherschaltung kann umfassen: mehrere elektrisch programmierbare Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellenanordnung entlang mehrerer Zeilen und mehrerer Spalten angeord...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Otterstedt, Jan, Meyer, Bernd, Sonnekalb, Steffen, Boch, Robin, Peters, Christian, Dirscherl, Gerd
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:In verschiedenen Ausführungsformen wird eine Speicherschaltung bereitgestellt. Die Speicherschaltung kann umfassen: mehrere elektrisch programmierbare Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellenanordnung entlang mehrerer Zeilen und mehrerer Spalten angeordnet sind, mehrere Wortleitungen, wobei jede Wortleitung mit mehreren Wortabschnitten der mehreren Speicherzellen gekoppelt ist, wobei jeder Wortabschnitt dazu ausgelegt ist, ein Datenwort zu speichern, und mindestens eine Überlagerungswortleitung, die mit mehreren Überlagerungsabschnitten gekoppelt ist, wobei jeder Überlagerungsabschnitt mehrere Überlagerungsspeicherzellen umfasst, wobei jeder der mehreren Überlagerungsabschnitte ein Überlagerungswort umfasst, wobei die Speicherschaltung dazu ausgelegt ist, für jede der mehreren Wortleitungen aus jedem der Wortabschnitte gleichzeitig mit einem Überlagerungsabschnitt der mehreren Überlagerungsabschnitten zu lesen, wodurch als Ausgabe der Leseoperation ein Ergebnis einer an dem Datenwort und dem Überlagerungswort ausgeführten Logikoperation bereitgestellt wird. A memory circuit may include a plurality of electrically programmable memory cells arranged in an electrically programmable non-volatile memory cell array along a plurality of rows and a plurality of columns, a plurality of word lines, each word line coupled with a plurality of word portions of the plurality of memory cells, each word portion configured to store a data word, and at least one overlay word line coupled with a plurality of overlay portions, each overlay portion including overlay memory cells, each of the plurality of overlay portions including an overlay word. The memory circuit is configured to read, for each of the plurality of word lines, from each of the word portions simultaneously with an overlay portion of the plurality of overlay portions, with an output of the read operation being a result of a logic operation performed on the data word and the overlay word.