Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe

Die Erfindung betrifft ein Verfahren zum Beschichten von Halbleiterscheiben (120) mit jeweils einer epitaktisch abgeschiedenen Schicht in einem Epitaxie-Reaktor (100), wobei in einem Beschichtungsvorgang wenigstens eine Halbleiterscheibe (120) auf einem jeweiligen Suszeptor (110) in dem Epitaxie-Reaktor (100) angeordnet wird und ein erstes Abscheidegas zum Beschichten der wenigstens einen Halbleiterscheibe (120) durch den Epitaxie-Reaktor (100) geleitet wird, wobei vor einem Beschichtungsvorgang jeweils ein Ätzvorgang durchgeführt wird, bei dem ein erstes Ätzgas und ein Trägergas durch den Epitaxie-Reaktor (100) geleitet werden, und wobei jeweils nach einer vorgebbaren Anzahl an Beschichtungsvorgängen ein Reinigungsvorgang durchgeführt wird, bei dem ein zweites Ätzgas und anschließend insbesondere ein zweites Abscheidegas durch den Epitaxie-Reaktor (100) geleitet werden, wobei für zwei oder mehr dem jeweiligen Beschichtungsvorgang vorausgehende Ätzvorgänge wenigstens eine den Ätzvorgang beeinflussende Größe individuell auf den betreffenden Ätzvorgang eingestellt wird, sowie eine Halbleiterscheibe. Semiconductor wafers are coated with an epitaxially deposited layer in an epitaxy reactor, wherein at least one semiconductor wafer is arranged on a respective susceptor in the epitaxy reactor and a first deposition gas for coating the at least one semiconductor wafer is conducted through the epitaxy reactor, wherein an etching process in which a first etching gas and a carrier gas are conducted through the epitaxy reactor is carried out before the coating process, and wherein a cleaning process in which a second etching gas and subsequently in particular a second deposition gas are conducted through the epitaxy reactor after a predefinable number of coating processes, wherein for two or more etching processes preceding the respective coating process at least one variable which influences the etching process is set individually. Semiconductor wafers processed thereby have distinctly uniform topology.