Verfahren und Vorrichtung zum Erzeugen eines gemeinsamen Schlüssels in einem Feldbussystem

Verfahren (30) zum Erzeugen eines gemeinsamen Schlüssels in einem Feldbussystem mit einem ersten Steuergerät, einem zweiten Steuergerät und einem von den Steuergeräten gemeinsam genutzten Bus, gekennzeichnet durch folgende Merkmale: - in einer ersten Arbitrierungsphase (31) sendet (33) das erste Steuergerät eine erste Bitfolge, das zweite Steuergerät sendet (34) eine zweite Bitfolge und das erste Steuergerät und das zweite Steuergerät detektieren synchron eine effektive dritte Bitfolge, zu welcher sich die erste Bitfolge und die zweite Bitfolge auf dem Bus stellenweise konjunktiv überlagern, - in einer zweiten Arbitrierungsphase (32) sendet (35) das erste Steuergerät die erste Bitfolge stellenweise invertiert, das zweite Steuergerät sendet (36) die zweite Bitfolge stellenweise invertiert und das erste Steuergerät und das zweite Steuergerät detektieren synchron eine effektive vierte Bitfolge, zu welcher sich die invertierte erste Bitfolge und die invertierte zweite Bitfolge überlagern, - das erste Steuergerät und das zweite Steuergerät verknüpfen (37) die dritte Bitfolge stellenweise disjunktiv mit der vierten Bitfolge zu einer fünften Bitfolge und - das erste Steuergerät und das zweite Steuergerät ergänzen (38) den Schlüssel, indem das erste Steuergerät Bits der ersten Bitfolge und das zweite Steuergerät entsprechende Bits der zweiten Bitfolge streicht, welche gemäß der fünften Bitfolge ziffernwertmäßig übereinstimmen, - wobei das Senden (33, 34, 35, 36) mit einer von dem ersten Steuergerät und dem zweiten Steuergerät abhängigen Objektkennung erfolgt. The invention relates to a method (30) for producing a common key in a field bus system having a first control device, a second control device, and a bus used jointly by the control devices, characterized by the following features: in a first arbitration phase (31), the first control device transmits (33) a first bit sequence, the second control device transmits (34) a second bit sequence, and the first control device and the second control device synchronously detect an effective third sequence, in relation to which the first bit sequence and the second bit sequence superimpose conjunctively place by place on the bus, in a second arbitration phase (32), the first control device transmits (35) the first bit sequence inverted place by place, the second control device transmits (36) the second bit sequence inverted place by place, and the first control device and the second control device synchronously detect a