Digital/Analog-Wandlungssystem und Digital/Analog-Wandlungsverfahren

Ein Digital/Analog-Wandlungssystem (100), welches aufweist: Eine erste Datenwandlungsschaltung (DDC_1) zum Empfangen eines ersten digitalen Datenstroms (DDS_1), der bei einer ersten Taktfrequenz übertragen wird, zum Wandeln des ersten digitalen Datenstroms in eine Mehrzahl von zweiten digitalen Date...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: MA, HUNG-PIN, LIAO, CHUN-HAO, TSAI, JEN, CHEN, SHENG-HAO, YU, TZU-HAO, HUANG, YENUAN, WU, MIN-HUA
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Ein Digital/Analog-Wandlungssystem (100), welches aufweist: Eine erste Datenwandlungsschaltung (DDC_1) zum Empfangen eines ersten digitalen Datenstroms (DDS_1), der bei einer ersten Taktfrequenz übertragen wird, zum Wandeln des ersten digitalen Datenstroms in eine Mehrzahl von zweiten digitalen Datenströmen (DDS_2), die bei einer zweiten Taktfrequenz übertragen werden, und zum parallelen Ausgeben der zweiten digitalen Datenströme (DDS_2); eine zweite Datenwandlungsschaltung (DCC_2) zum Empfangen der zweiten digitalen Datenströme (DDS_2) von der ersten Datenwandlungsschaltung (DCC_1) und zum Wandeln der zweiten digitalen Datenströme (DDS_2) in einen dritten digitalen Datenstrom (DDS_3), der bei einer dritten Taktfrequenz übertragen wird; und einen ersten Digital/Analog-Wandler (D_1) zum Wandeln des dritten digitalen Datenstroms (DDS_3) in einen ersten analogen Ausgangsdatenstrom. Die zweite Taktfrequenz ist niedriger als die erste Taktfrequenz und die dritte Taktfrequenz. A digital to analog converting system, which comprises: a first data converting circuit, for receiving a first digital data stream transmitted at a first clock frequency, for converting the first digital data stream to a plurality of second digital data streams transmitted at a second clock frequency, and for outputting the second digital data streams in parallel; a second data converting circuit, for receiving the second digital data streams from the first data converting circuit, and for converting the second digital data streams to a third digital data stream transmitted at a third clock frequency; and a first digital to analog converter, for converting the third digital data stream to a first output analog data stream. The second clock frequency is lower than the first clock frequency and the third clock frequency.