Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben

Ein Halbleiterchip (100), der aufweist:einen Halbleiterkörper (1) mit einer Unterseite (12), sowie mit einer Oberseite (11), die in einer vertikalen Richtung (v) von der Unterseite (12) beabstandet ist;ein aktives Transistorgebiet (18) und ein nicht-aktives Transistorgebiet (19);eine in dem Halbleiterkörper (1) ausgebildete Driftzone (15);ein Kontaktanschlusspad (41, 43) zur externen Kontaktierung des Halbleiterchips (100);eine Vielzahl von Transistorzellen (30), die in dem Halbleiterkörper (1) ausgebildet sind, wobei eine jede der Transistorzellen (30) eine erste Elektrode (21, 22) aufweist; undeine Vielzahl von Verbindungsleitungen (23), von denen eine jede eine andere der ersten Elektroden (21, 22) an einer Verbindungsstelle (236) der betreffenden Verbindungsleitung (23) elektrisch mit dem Kontaktanschlusspad (41, 43) verbindet, wobei eine jede der Verbindungsleitungen (23) einen Widerstandsabschnitt (231) aufweist, der gebildet ist durch einen relativ zu einem angrenzenden Halbleitermaterial oder Metall der betreffenden Verbindungsleitung (23) lokal erhöhten spezifischen Widerstand, und wobei eine jede der Verbindungsstellen (236) und jeder der Widerstandsabschnitte (231) im nicht-aktiven Transistorgebiet (19) angeordnet ist. A semiconductor chip has a semiconductor body with a bottom side and a top side arranged distant from the bottom side in a vertical direction, an active and a non-active transistor region, a drift region formed in the semiconductor body, a contact terminal for externally contacting the semiconductor chip, and a plurality of transistor cells formed in the semiconductor body. Each of the transistor cells has a first electrode. Each of a plurality of connection lines electrically connects another one of the first electrodes to the contact terminal pad at a connecting location of the respective connection line. Each of the connection lines includes a resistance section formed of a locally increased specific resistance relative to a specific resistance of adjacent semiconductor material or metal of the respective connection line. Each of the connecting locations and each of the resistance sections is arranged in the non-active transistor region.