Schaltungsanordnung, Vorrichtung, Verfahren und Computerprogramm mit modifiziertem Fehlersyndrom zur Fehlererkennung von permanenten Fehlern in Speichern

Schaltungsanordnung zur Erkennung von Speicherfehlern, umfassend:einen Speicher (Sp; 11; 23; 23a) undeine Fehlererkennungsschaltung (FEm; 12; 25; 74; 91; 140),wobei die Schaltungsanordnung dafür ausgebildet ist, ein Codewort eines fehlererkennenden Codes (C) oder ein in einer Teilmenge (M) von Bits invertiertes Codewort in dem Speicher (Sp; 11; 23; 23a) an einem Speicherort zu speichern und ein Datenwort aus dem Speicher (Sp; 11; 23; 23a) von dem Speicherort auszulesen,wobei die Fehlererkennungsschaltung (FEm; 12; 25; 74; 91; 140) dafür ausgebildet ist, für den Fall, dass ein anliegendes Steuersignal einen ersten Wert annimmt, einen Speicherfehler anzuzeigen, wenn dass Datenwort kein Codewort des fehlererkennenden Codes (C) ist, undwobei die Fehlererkennungsschaltung (FEm; 12; 25; 74; 91; 140) dafür ausgebildet ist, für den Fall, dass das anliegende Steuersignal einen zweiten Wert annimmt, der von dem ersten Wert verschieden ist, und an den Speicherort das in der Teilmenge (M) von Bits invertierte Codewort geschrieben wurde, anhand des aus dem Speicher (Sp; 11; 23; 23a) ausgelesenen Datenworts zu bestimmen, ob ein Speicherfehler vorliegt, wenn das in der Teilmenge (M) von Bits invertierte Codewort kein Codewort des fehlererkennenden Codes (C) ist. A circuit arrangement for detecting memory errors is provided. The circuit arrangement comprises a memory (11) and an error detection circuit (12). The circuit arrangement is designed to store a code word of an error detection code (C) or a code word that is inverted in a subset (M) of bits in the memory (11) at a memory location and to read out a data word from the memory (11) from the memory location. The error detection circuit (12) is designed, for the case where a control signal present assumes a first value, to indicate a memory error if the data word is not a code word of the error detection code (C). Furthermore, the error detection circuit (12) is designed, for the case where the control signal present assumes a second value, which is different from the first value, and the code word that is inverted in the subset (M) of bits was written to the memory location, to determine on the basis of the data word read out from the memory (11) whether a memory error is present if the code word that is inverted in the subset (M) of bits is not a code word of the error detection code (C).