Prozessoranordnungen und Verfahren zum Übertragen einer Datenbitsequenz

Prozessoranordnung (102), aufweisend:einen ersten Prozessor (104);mehrere zweite Prozessoren (106a, 106b, 106c), wobei jeder zweite Prozessor (106a, 106b, 106c) einen Bitmaskengenerator (108a, 108b, 108c) aufweist, eingerichtet zum Erzeugen einer prozessorspezifischen Bitmaskensequenz (MGa, MGb, MGc),wobei der erste Prozessor (104) einen Bitmaskengenerator (112) aufweist, eingerichtet zum Erzeugen der prozessorspezifischen Bitmaskensequenzen (MGa, MGb, MGc) der zweiten Prozessoren (106a, 106b, 106c);wobei der erste Prozessor (104) eingerichtet ist zum Bitmaskieren einer zu einem zweiten Prozessor (106a, 106b, 106c) der mehreren zweiten Prozessoren (106a, 106b,106c) zu übertragenden Datenbitsequenz (BS) unter Verwendung einer für den einen zweiten Prozessor (106a, 106b, 106c) spezifischen prozessorspezifischen Bitmaskensequenz (MGa, MGb, MGc), um dadurch eine zu dem einen zweiten Prozessor (106a, 106b, 106c) zu übertragende prozessorspezifische bitmaskierte Datensequenz (BSMGa, BSMGb, BSMGc) zu erzeugen;wobei die mehreren zweiten Prozessoren (106a, 106b, 106c) eingerichtet sind, dass es verhindert wird, dass ein weiterer zweiter Prozessor ohne für den einen zweiten Prozessor spezifische prozessorspezifische Bitmaskensequenz die Datenbitsequenz aus der durch eine für den einen zweiten Prozessor spezifische prozessorspezifische Bitmaskensequenz bitmaskierten spezifischen bitmaskierten Datensequenz abruft, unddass nur ein ausgewählter Prozessor die korrekte Maske erzeugen kann, um die Daten erfolgreich zu entmaskieren, und wobei jegliche Versuche zu Entmaskieren durch einen nichtautorisierten Prozessor zu einem Datenbehälter gesendet werden können. A processor arrangement is provided. The processor arrangement includes: a first processor; a plurality of second processors, each second processor including a bit-mask generator configured to generate a processor-specific bit-mask sequence; wherein the first processor includes a bit-mask generator configured to generate the processor-specific bit-mask sequences of the second processors; wherein the first processor is configured to bit-mask a data bit sequence to be transmitted to one second processor of the plurality of second processors using a processor-specific bit-mask sequence specific to the one second processor, to thereby generate a processor-specific bit-masked data sequence to be transmitted to the one second processor.